[發明專利]支持跨芯片信號同步觸發檢測方法及裝置

在審

• 申請號: 202011407597.3
• 申請日: 2020-12-04
• 公開（公告）號: CN112462240A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 黃國臣;李艷榮;王俊杰;黃國勇
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 吳敏

1.支持跨芯片信號同步觸發檢測方法，包括：多個user-FPGA芯片、主控FPGA芯片和時鐘芯片，其特征在于：包括如下步驟：

時鐘芯片為多個user-FPGA芯片提供同源同相位的工作時鐘；

處理器模塊發送同步指令至同步控制模塊和數據對齊模塊，以及發送觸發條件至信號觸發檢測模塊；

數據對齊模塊接收同步指令后，對數據對齊模塊中的緩存數據進行清除；

同步控制模塊接收同步指令后，向多個數據采集模塊分別發送同步控制信號；

數據采集模塊接收同步控制信號后進入復位狀態，對數據采集模塊中的緩存數據進行清除；當復位解除后，對user-FPGA芯片上運行的用戶信號進行采樣，并將采樣數據發送至數據對齊模塊；

數據對齊模塊接收多個數據采集模塊發送的采樣數據并緩存存儲，當緩存有全部數據采集模塊發送的采樣數據后，將采樣數據同時發送至信號觸發檢測模塊；

信號觸發檢測模塊接收到采樣數據，對采樣數據進行觸發檢測，并輸出觸發檢測結果。

2.根據權利要求1所述的支持跨芯片信號同步觸發檢測方法，其特征在于：所述信號觸發檢測模塊接收采樣數據和觸發條件后，對采樣數據進行檢測，并輸出觸發檢測結果，具體包括：

分別提取每個采樣數據中的多個字段，形成信號組；

將信號組中的字段與用戶設定的單一觸發條件進行比較，輸出比較結果；

將比較結果與用戶設定的多級觸發條件進行比較，以輸出查找表結果；

根據查找表結果，觸發檢測功能或觸發狀態跳轉功能，以輸出觸發檢測結果。

3.根據權利要求1所述的支持跨芯片信號同步觸發檢測方法，其特征在于：所述的時鐘芯片和每個user-FPGA芯片之間均通過對應的時鐘信號線連接；

每個所述時鐘信號線的長度相同，以使時鐘信號到達每個user-FPGA芯片的延時相同。

4.根據權利要求1所述的支持跨芯片信號同步觸發檢測方法，其特征在于：所述同步控制模塊和每個數據采集模塊之間均通過對應的同步控制信號線連接；每個所述同步控制信號線的長度相同，以使同步控制信號到達每個數據采集模塊的延時相同。

5.根據權利要求1所述的支持跨芯片信號同步觸發檢測方法，其特征在于：所述數據對齊模塊和每個數據采集模塊之間均通過對應的數據傳輸線連接。

6.支持跨芯片信號同步觸發檢測裝置，其特征在于：包括：多個user-FPGA芯片（1）、主控FPGA芯片（2）和時鐘芯片（3）；

每個所述的user-FPGA芯片（1）均包括：

數據采集模塊（101），用于接收同步控制信號后進入復位狀態，對數據采集模塊（101）的緩存數據進行清除，以及復位解除后，對user-FPGA芯片（1）上運行的用戶信號進行采樣，并將采樣數據發送至數據對齊模塊；

所述的主控FPGA芯片（2）包括：

同步控制模塊（202），用于接收同步指令后，向多個數據采集模塊（101）分別發送同步控制信號；

數據對齊模塊（203），用于接收同步指令后，對數據對齊模塊（203）中的緩存數據進行清除，以及接收多個數據采集模塊（101）發送的采樣數據并緩存存儲，當緩存有全部數據采集模塊（101）發送的采樣數據后，將全部采樣數據同時發送至信號觸發檢測模塊（204）；

信號觸發檢測模塊（204），用于接收采樣數據，以及接收處理器模塊（201）發送的觸發條件，對采樣數據進行檢測，并輸出觸發檢測結果；

處理器模塊（201），用于發送同步指令至同步控制模塊（202）和數據對齊模塊（203），以及發送觸發條件至信號觸發檢測模塊（204）；

所述的時鐘芯片（3），用于為多個user-FPGA芯片（1）提供同源同相位的工作時鐘。