[發明專利]支持跨芯片信號同步觸發檢測方法及裝置

在審

• 申請號: 202011407597.3
• 申請日: 2020-12-04
• 公開（公告）號: CN112462240A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 黃國臣;李艷榮;王俊杰;黃國勇
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 吳敏

本發明提供了支持跨芯片信號同步觸發檢測方法及裝置，包括：時鐘芯片為user?FPGA芯片提供同源同相位工作時鐘；處理器模塊發送同步指令和觸發條件；數據對齊模塊接收同步指令后對清除緩存數據；同步控制模塊接收同步指令后向多個數據采集模塊分別發送同步控制信號；數據采集模塊接收同步控制信號后進入復位狀態；復位解除后，對user?FPGA芯片進行采樣，將采樣數據實時發送至數據對齊模塊；數據對齊模塊都接收到各個數據采集模塊的采樣數據后，將采樣數據同時發送至信號觸發檢測模塊；信號觸發檢測模塊根據觸發條件后，對全部采樣數據進行檢測并輸出觸發檢測結果；具有能夠實現對多個FPGA芯片進行信號同步采樣和同步觸發檢測的有益效果，適用于測量檢測的技術領域。

技術領域

本發明屬于測量檢測的技術領域，具體涉及支持跨芯片信號同步觸發檢測方法及裝置。

背景技術

觸發功能是示波器、邏輯分析儀等測量儀器必不可少的功能，測量儀器通過設置觸發條件可以定位排除故障。

在FPGA領域，主流的FPGA芯片廠商如Intel、Xilinx都以IP形式提供了帶觸發檢測功能的邏輯分析儀，方便了用戶進行FPGA功能調試。

然而，隨著用戶設計模式越來越大，一個FPGA芯片沒有足夠的資源放下龐大的用戶設計，一般采取將用戶設計分割到不同的FPGA芯片上運行，這時候FPGA芯片廠商提供的邏輯分析儀無法支持跨芯片的信號聯合抓取調試，也就無法實現跨芯片的觸發檢測。

此外，如圖1所示，現有的FPGA調試技術通常將觸發檢測模塊內嵌到用戶設計中，與用戶設計工作在同一個FPGA芯片中。這種方法的缺點是將觸發檢測模塊內嵌到用戶設計中會占用FPGA芯片資源，導致用戶的FPGA芯片可用資源變少，也無法同時對多個FPGA芯片進行調試。

發明內容

本發明克服現有技術存在的不足，所要解決的技術問題為：提供一種支持跨芯片信號同步觸發檢測方法及裝置，能夠實現對多個FPGA芯片進行信號同步采樣和同步觸發檢測。

為了解決上述技術問題，本發明采用的技術方案為：

支持跨芯片信號同步觸發檢測方法，包括：多個user-FPGA芯片、主控FPGA芯片和時鐘芯片，包括如下步驟：

時鐘芯片為多個user-FPGA芯片提供同源同相位的工作時鐘；

處理器模塊發送同步指令至同步控制模塊和數據對齊模塊，以及發送觸發條件至信號觸發檢測模塊；

數據對齊模塊接收同步指令后，對數據對齊模塊中的緩存數據進行清除；

同步控制模塊接收同步指令后，向多個數據采集模塊分別發送同步控制信號；

數據采集模塊接收同步控制信號后進入復位狀態，對數據采集模塊中的緩存數據進行清除；當復位解除后，對user-FPGA芯片上運行的用戶信號進行采樣，并將采樣數據發送至數據對齊模塊；

數據對齊模塊接收多個數據采集模塊發送的采樣數據并緩存存儲，當緩存有全部數據采集模塊發送的采樣數據后，將采樣數據同時發送至信號觸發檢測模塊；

信號觸發檢測模塊接收到采樣數據，對采樣數據進行觸發檢測，并輸出觸發檢測結果。

可選地，所述信號觸發檢測模塊接收采樣數據和觸發條件后，對采樣數據進行檢測，并輸出觸發檢測結果，具體包括：

分別提取每個采樣數據中的多個字段，形成信號組；

將信號組中的字段與用戶設定的單一觸發條件進行比較，輸出比較結果；

將比較結果與用戶設定的多級觸發條件進行比較，以輸出查找表結果；

根據查找表結果，觸發檢測功能或觸發狀態跳轉功能，以輸出觸發檢測結果。

可選地，所述的時鐘芯片和每個user-FPGA芯片之間均通過對應的時鐘信號線連接；

每個所述時鐘信號線的長度相同，以使時鐘信號到達每個user-FPGA芯片的延時相同。