[發明專利]一種柵極氧化層燒寫電路以及燒寫方法

在審

• 申請號: 202011402055.7
• 申請日: 2020-12-04
• 公開（公告）號: CN112511141A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 張勝;涂才根;譚在超;丁國華;羅寅
• 申請（專利權）人: 蘇州鍇威特半導體股份有限公司
• 主分類號: H03K17/08
• 分類號: H03K17/08;H03K17/567
• 代理公司: 南京眾聯專利代理有限公司 32206
• 代理人: 杜靜靜

本發明涉及一種柵極氧化層燒寫電路，所述燒寫電路包括高耐壓PMOS管HP1、高耐壓NMOS管HN1和HN2、低耐壓NMOS管LN1和LN2、高壓電源VH和低壓電源VL，所述高壓電源VH連接高耐壓PMOS管HP1的漏極，高耐壓PMOS管HP1的源極連接高耐壓NMOS管HN1的漏極，高耐壓NMOS管HN1的漏極接地，低耐壓NMOS管LN1和LN2之間連接高耐壓NMOS管HN2；該技術方案既可以在芯片封裝后進行，使得封裝對芯片的影響可以得到修正。同時利用本專利方法設計的電路，其芯片面積可以做的非常小，生產成本低。

技術領域

本發明涉及一種燒寫電路，具體涉及一種柵極氧化層燒寫電路和燒寫方法，屬于模擬集成電路技術領域。

背景技術

在模擬集成電路設計過程中，為了實現一些重要參數的精準設計，如基準電壓、偏置電流、振蕩器頻率等，通常需要在電路設計過程中增加燒寫電路，在集成電路生產完成后，根據測試結果對電路中的重要參數進行燒寫修正。

常見的燒寫結構主要有以下兩種：

結構1、如圖1所示，在集成電路封裝前的圓片測試時，用兩根探針扎到電路上的開窗區域，并在兩根探針上施加電壓，通過熱功耗將兩個開窗中間的連接介質熔斷，連接介質通常為低電阻值的金屬電阻或多晶電阻。連接介質被熔斷與否可以被讀取為邏輯“1”或“0”，實現對內部邏輯電路的控制。結構1的優點是：結構簡單，芯片面積較小，實現成本低。結構1的缺點是：燒寫只能在芯片封裝前進行，因封裝對芯片的影響無法得到修正。

結構2、該結構的電路圖如圖2所示，PMOS管P1多晶電阻R1和NMOS管N1串聯在電源和地之間。在集成電路封裝完成后的成品測試時，通過外加信號使得PMOS管P1和NMOS管N1同時導通，電源電壓將在多晶電阻R1上形成大電流，該電流通常為50mA～100mA左右。由電壓和電流生成的熱功耗將多晶電阻R1熔斷。電阻R1被熔斷與否在讀取時可通過Read端口判斷出，用以實現“1”或“0”對內部邏輯電路的控制。結構2的優點是：燒寫可以在在芯片封裝后進行，因此封裝對芯片的影響可以得到修正。結構2的缺點是：因為需要大功率電流來熔斷多晶電阻R1，所以PMOS管P1和NMOS管N1都需非常大的寬長比，芯片面積成本高。現有技術中這兩種結構存在不同程度的缺陷，因此，迫切的需要一種新的方案解決上述技術問題。

發明內容

本發明正是針對現有技術中存在的問題，提供一種柵極氧化層燒寫電路，該技術方案既可以在芯片封裝后進行，使得封裝對芯片的影響可以得到修正。同時利用本專利方法設計的電路，其芯片面積可以做的非常小，生產成本低。

為了實現上述目的，本發明的技術方案如下，一種柵極氧化層燒寫電路，所述燒寫電路包括高耐壓PMOS管HP1、高耐壓NMOS管HN1和HN2、低耐壓NMOS管LN1和LN2、高壓電源VH和低壓電源VL，所述高壓電源VH連接高耐壓PMOS管HP1的漏極，高耐壓PMOS管HP1的源極連接高耐壓NMOS管HN1的漏極，高耐壓NMOS管HN1的漏極接地，低耐壓NMOS管LN1和LN2之間連接高耐壓NMOS管HN2。

作為本發明的一種改進，所述HP1為高耐壓PMOS管，HN1和HN2為高耐壓NMOS管，LN1和LN2為低耐壓NMOS管，高耐壓MOS管的擊穿電壓超過低耐壓MOS管擊穿電壓的3倍以上；高壓電源VH的電壓值等于低耐壓MOS管擊穿電壓的2倍，低壓電源VL的電壓值等于低耐壓MOS管的正常工作電壓，低于低耐壓MOS管的擊穿電壓。

作為本發明的一種改進，所電流源I1為低電壓域VL上的1uA電流源。

一種柵極氧化層燒寫電路的燒寫方法，所述方法包括以下步驟：

步驟一：燒寫過程：