[發(fā)明專利]一種柵極氧化層燒寫電路以及燒寫方法在審
| 申請?zhí)枺?/td> | 202011402055.7 | 申請日: | 2020-12-04 |
| 公開(公告)號: | CN112511141A | 公開(公告)日: | 2021-03-16 |
| 發(fā)明(設計)人: | 張勝;涂才根;譚在超;丁國華;羅寅 | 申請(專利權)人: | 蘇州鍇威特半導體股份有限公司 |
| 主分類號: | H03K17/08 | 分類號: | H03K17/08;H03K17/567 |
| 代理公司: | 南京眾聯(lián)專利代理有限公司 32206 | 代理人: | 杜靜靜 |
| 地址: | 215600 江蘇省蘇州*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 柵極 氧化 層燒寫 電路 以及 方法 | ||
1.一種柵極氧化層燒寫電路,其特征在于,所述燒寫電路包括高耐壓PMOS管HP1、高耐壓NMOS管HN1和HN2、低耐壓NMOS管LN1和LN2、高壓電源VH和低壓電源VL,所述高壓電源VH連接高耐壓PMOS管HP1的漏極,高耐壓PMOS管HP1的源極連接高耐壓NMOS管HN1的漏極,高耐壓NMOS管HN1的漏極接地,低耐壓NMOS管LN1和LN2之間連接高耐壓NMOS管HN2。
2.根據(jù)權利要求1所述的柵極氧化層燒寫電路,其特征在于,所述HP1為高耐壓PMOS管,HN1和HN2為高耐壓NMOS管,LN1和LN2為低耐壓NMOS管,高耐壓MOS管的擊穿電壓超過低耐壓MOS管擊穿電壓的3倍以上;高壓電源VH的電壓值等于低耐壓MOS管擊穿電壓的2倍,低壓電源VL的電壓值等于低耐壓MOS管的正常工作電壓,低于低耐壓MOS管的擊穿電壓。
3.根據(jù)權利要求1所述的柵極氧化層燒寫電路,其特征在于,所電流源I1為低電壓域VL上的1uA電流源。
4.采用權利要求1-3任意一項所述柵極氧化層燒寫電路的燒寫方法,其特征在于,所述方法包括以下步驟:
步驟一:燒寫過程:
在對電路進行燒寫時,電源VH的電壓值等于低耐壓MOS管擊穿電壓的2倍,VL的電壓值等于低耐壓MOS管的正常工作電壓,低于低耐壓MOS管的擊穿電壓。高耐壓PMOS管HP1導通,高耐壓NMOS管HN1關斷,所以低耐壓NMOS管LN1柵極的電壓約等于高壓電源VH。低耐壓NMOS管LN2導通,所以低耐壓NMOS管LN2的漏極電壓和高耐壓NMOS管HN2的源極電壓約為0;
如果要對本單元進行燒寫,可使高耐壓NMOS管HN2導通,則HN2的漏極電壓降為0,即低耐壓NMOS管LN1的源極、漏極和襯底的電壓也降為0,于是低耐壓NMOS管LN1的柵極氧化層上將承受電壓VH,該電壓值達到低耐壓NMOS管LN1的柵極氧化層擊穿電壓的2倍,所以LN1的柵極氧化層將被擊穿,并產生漏電流,漏電流約為0.1mA;
如果不對本單元進行燒寫,可使高耐壓NMOS管HN2關斷,則HN2的漏極電壓約為VH,即低耐壓NMOS管LN1的源極、漏極和襯底的電壓為VH,于是低耐壓NMOS管LN1的柵極氧化層上承受的電壓為0,低耐壓NMOS管LN1的柵極氧化層不會被擊穿,所以LN1的柵極氧化層不會產生漏電流;
步驟二:讀取過程:
在對電路進行讀取時,電源VH的電壓值等于電路正常工作時的電壓,電源VL的電壓值等于低耐壓MOS管的正常工作電壓,低于低耐壓MOS管的擊穿電壓。高耐壓PMOS管HP1關斷,高耐壓NMOS管HN1導通,所以低耐壓NMOS管LN1柵極的電壓約等于0。低耐壓NMOS管LN2關斷,高耐壓NMOS管HN2導通;
如果本單元已被燒寫,則低耐壓NMOS管LN1的柵極氧化層存在漏電,導通電阻約為10KΩ~100KΩ,考慮到電流源I1的電流為1uA,所以低耐壓NMOS管LN1的源極、漏極和襯底的電壓為10mV~100mV。通過Read端口將該電壓讀取后可以被判斷為低電平;
如果本單元未被燒寫,則低耐壓NMOS管LN1的柵極氧化層不存在漏電,導通電阻為無窮大,所以低耐壓NMOS管LN1的源極、漏極和襯底的電壓將被電流源I1拉升到接近于低電壓源電壓VL,通過Read端口將該電壓讀取后被判斷為高電平。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于蘇州鍇威特半導體股份有限公司,未經蘇州鍇威特半導體股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011402055.7/1.html,轉載請聲明來源鉆瓜專利網。





