[發(fā)明專利]半導體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 202011400802.3
• 申請日: 2016-08-29
• 公開（公告）號: CN112530943A
• 公開（公告）日: 2021-03-19
• 發(fā)明（設(shè)計）人: 李彥儒;李啟弘;郭建億;丁姮彣;戴榮吉;舒麗麗;林資敬
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括襯底、至少一個第一隔離結(jié)構(gòu)、至少兩個第二隔離結(jié)構(gòu)和外延結(jié)構(gòu)。襯底中具有多個半導體鰭。第一隔離結(jié)構(gòu)設(shè)置在半導體鰭之間。半導體鰭設(shè)置在第二隔離結(jié)構(gòu)之間，并且第二隔離結(jié)構(gòu)比第一隔離結(jié)構(gòu)更多地延伸進襯底中。外延結(jié)構(gòu)設(shè)置在半導體鰭上。在第一隔離結(jié)構(gòu)與外延結(jié)構(gòu)之間存在至少一個空隙。本發(fā)明還提供了半導體器件的制造方法。

本申請要求是于2016年8月29日提交的申請?zhí)枮?01610744135.8的名稱為“半導體器件及其制造方法”的發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明一般地涉及半導體技術(shù)領(lǐng)域，更具體地，涉及半導體器件及其制造方法。

背景技術(shù)

半導體器件用于大量的電子器件中，諸如計算機、手機等。半導體器件包括通過以下步驟在半導體晶圓上形成的集成電路：在半導體晶圓上方沉積許多類型的材料薄膜以及圖案化材料薄膜以形成集成電路。集成電路包括諸如金屬氧化物半導體(MOS)晶體管的場效應晶體管(FET)。

在提高晶體管性能以及減小晶體管的尺寸的進程中，已經(jīng)開發(fā)了溝道和源極/漏極區(qū)域位于由塊狀襯底形成的鰭中的晶體管。這種非平面器件是多柵極FinFET。多柵極FinFET可以具有橫跨在鰭狀硅體上的柵電極以形成溝道區(qū)域。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導體器件，包括：襯底，在所述襯底中具有多個半導體鰭；至少一個第一隔離結(jié)構(gòu)，設(shè)置在所述半導體鰭之間；至少兩個第二隔離結(jié)構(gòu)，其中，所述半導體鰭設(shè)置在所述第二隔離結(jié)構(gòu)之間，并且所述第二隔離結(jié)構(gòu)比所述第一隔離結(jié)構(gòu)更多地延伸進所述襯底中；以及外延結(jié)構(gòu)，設(shè)置在所述半導體鰭上，其中，在所述第一隔離結(jié)構(gòu)與所述外延結(jié)構(gòu)之間存在至少一個空隙。

在半導體器件中，所述外延結(jié)構(gòu)具有頂面，并且使所述外延結(jié)構(gòu)的頂面的至少一部分凹進。

在半導體器件中，所述外延結(jié)構(gòu)具有鄰近所述空隙的底面，并且使所述外延結(jié)構(gòu)的底面的至少一部分凹進以形成所述空隙。

在半導體器件中，所述外延結(jié)構(gòu)中具有至少一個槽。

在半導體器件中，所述外延結(jié)構(gòu)包括彼此間隔開并且分別設(shè)置在所述半導體鰭上的多個外延部分。

在半導體器件中，所述外延部分為刻面形狀。

半導體器件還包括：側(cè)壁結(jié)構(gòu)，設(shè)置在所述第一隔離結(jié)構(gòu)與所述空隙之間。

在半導體器件中，所述第一隔離結(jié)構(gòu)包括第一部分和第二部分，并且所述半導體器件還包括：柵極堆疊件，覆蓋所述第一隔離結(jié)構(gòu)的第一部分而保持所述第一隔離結(jié)構(gòu)的第二部分未被覆蓋。

在半導體器件中，所述第一隔離結(jié)構(gòu)設(shè)置在所述外延結(jié)構(gòu)與所述襯底之間。

在半導體器件中，所述空隙是空氣空隙。

根據(jù)本發(fā)明的另一方面，提供了一種半導體器件，包括：多個器件間隔離結(jié)構(gòu)；至少一個冠狀有源區(qū)域，設(shè)置在所述器件間隔離結(jié)構(gòu)之間，其中，所述冠狀有源區(qū)域包括：多個半導體鰭；至少一個器件內(nèi)隔離結(jié)構(gòu)，設(shè)置在所述半導體鰭之間；和連續(xù)的半導體區(qū)域，位于所述半導體鰭和所述器件內(nèi)隔離結(jié)構(gòu)下面；以及外延結(jié)構(gòu)，設(shè)置在所述半導體鰭上，其中，在所述器件內(nèi)隔離結(jié)構(gòu)與所述外延結(jié)構(gòu)之間存在至少一個氣隙。

在半導體器件中，所述外延結(jié)構(gòu)具有頂面，所述外延結(jié)構(gòu)的頂面具有至少一個凹進的表面部分。

在半導體器件中，所述外延結(jié)構(gòu)包括分別設(shè)置在所述半導體鰭上的多個外延部分，其中，所述半導體鰭彼此間隔開。

半導體器件還包括：柵極堆疊件，覆蓋所述器件內(nèi)隔離結(jié)構(gòu)的一部分并且未覆蓋所述器件內(nèi)隔離結(jié)構(gòu)的另一部分，其中，所述外延結(jié)構(gòu)與所述器件內(nèi)隔離結(jié)構(gòu)的未被所述柵極堆疊件覆蓋的部分重疊。