[發(fā)明專利]一種基于Zynq UltraScale+ MPSoC平臺的算法性能提升方法

在審

• 申請?zhí)枺?/td>: 202011399779.0
• 申請日: 2020-12-04
• 公開（公告）號: CN112380021A
• 公開（公告）日: 2021-02-19
• 發(fā)明（設計）人: 侯建良;安瑪麗;陳陽
• 申請（專利權）人: 北京融智世紀節(jié)能技術服務有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F13/12
• 代理公司: 北京同輝知識產(chǎn)權代理事務所(普通合伙) 11357
• 代理人: 苗苗

一種基于Zynq UltraScale+MPSoC平臺的算法性能提升方法，包括以下步驟：(1)可編程邏輯(PL)從傳感器中采集數(shù)據(jù)，并將采集到的數(shù)據(jù)傳輸?shù)紻DR內存中；(2)RPU從DDR內存中讀取原始數(shù)據(jù)，并進行時域算法處理，得到時域參數(shù)；(3)APU從DDR內存中讀取原始數(shù)據(jù)，并進行頻域算法處理，得到頻域參數(shù)；(4)RPU將計算處理后得到的時域參數(shù)傳輸?shù)紸PU中。本發(fā)明能夠解決現(xiàn)有技術中CPU負擔繁重、計算的方式靈活性差的問題。

技術領域

本發(fā)明涉及數(shù)字信號處理分析領域，具體涉及一種基于Zynq UltraScale+ MPSoC平臺的算法性能提升方法。

背景技術

Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理SoC系統(tǒng)，在第一代Zynq-7000的基礎上做了全面升級,在單芯片上融合了功能強大的處理器系統(tǒng)(PS)和用戶可編程邏輯(PL)。

Zynq UltraScale+ MPSoC架構更智能的系統(tǒng)需要更多的通信和更高的計算帶寬。更智能的手機、網(wǎng)絡、數(shù)據(jù)中心、工廠、汽車和能源系統(tǒng)等層出不窮。從消費者到企業(yè)、工廠和基礎設施，隨著知識的增加以及對視覺和位置數(shù)據(jù)的更多使用，人們對于服務質量保證、安全服務和其它資源的需求也在提升。“大數(shù)據(jù)”(和小數(shù)據(jù))應用需要越來越多的分析功能來實現(xiàn)控制處理、預配置、配置和整體系統(tǒng)管理的自動化。

Xilinx Zynq UltraScale+ MPSoC架構基于TSMC 16FinFET+處理技術，實現(xiàn)下一代UltraScale+ MPSoC。在Zynq-7000 SoC系列成功的基礎上，全新的UltraScale+MPSoC架構進一步擴大了Xilinx SoC，支持真正的異構多處理功能，可為更智能系統(tǒng)的“適當任務提供適當引擎”。

現(xiàn)有技術信號處理方法如圖1所示，整個系統(tǒng)基于PL+APU的軟硬件協(xié)同方式實現(xiàn)，由PL部分實現(xiàn)數(shù)據(jù)采集功能，再由AXI總線接口將采集到的數(shù)據(jù)上傳到DDR內存中，整個算法(時域及頻域)的處理過程均在APU處理器中完成。在現(xiàn)有技術的振動信號分析過程中，需要同步采集多通道的AD數(shù)據(jù)并對各通道數(shù)據(jù)同時進行大量的數(shù)據(jù)處理，以得到振動分析所需要時域以及頻域的參數(shù)。由于多通道AD數(shù)據(jù)同步采集，數(shù)據(jù)量巨大，又必須同時實時計算，所以計算量也非常巨大，傳統(tǒng)的實現(xiàn)方式，即將全部的算法實現(xiàn)放在中央處理器中實現(xiàn)的話，需要比較長的時間，且CPU負擔繁重，不利于現(xiàn)在的實時應用需求。采用FPGA實現(xiàn)部分計算的方式靈活性差，比如設定濾波器的上下截至頻率等。

發(fā)明內容

本發(fā)明提供一種基于Zynq UltraScale+ MPSoC平臺的算法性能提升方法，它能夠解決現(xiàn)有技術中CPU負擔繁重、計算的方式靈活性差的問題。

為解決上述問題，本發(fā)明采用如下技術方法：

一種基于Zynq UltraScale+ MPSoC平臺的算法性能提升方法，包括以下步驟：

(1)可編程邏輯(PL)從傳感器中采集數(shù)據(jù)，并將采集到的數(shù)據(jù)傳輸?shù)紻DR內存中；

(2)RPU從DDR內存中讀取原始數(shù)據(jù)，并進行時域算法處理，得到時域參數(shù)；

(3)APU從DDR內存中讀取原始數(shù)據(jù)，并進行頻域算法處理，得到頻域參數(shù)；

(4)RPU將計算處理后得到的時域參數(shù)傳輸?shù)紸PU中。

進一步地，在所述步驟(1)中，將采集到的數(shù)據(jù)通過AXI高速接口傳輸?shù)紻DR內存。

更進一步地，在所述步驟(4)中，RPU將計算處理后得到的時域參數(shù)通過RPMSG協(xié)議傳輸?shù)紸PU中。