[發(fā)明專利]一種基于Zynq UltraScale+ MPSoC平臺(tái)的算法性能提升方法

在審

• 申請?zhí)枺?/td>: 202011399779.0
• 申請日: 2020-12-04
• 公開（公告）號: CN112380021A
• 公開（公告）日: 2021-02-19
• 發(fā)明（設(shè)計(jì)）人: 侯建良;安瑪麗;陳陽
• 申請（專利權(quán)）人: 北京融智世紀(jì)節(jié)能技術(shù)服務(wù)有限公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F13/12
• 代理公司: 北京同輝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11357
• 代理人: 苗苗

1.一種基于Zynq UltraScale+MPSoC平臺(tái)的算法性能提升方法，包括以下步驟：

(1)PL從傳感器中采集數(shù)據(jù)，并將采集到的數(shù)據(jù)傳輸?shù)紻DR內(nèi)存中；

(2)RPU從DDR內(nèi)存中讀取原始數(shù)據(jù)，并進(jìn)行時(shí)域算法處理，得到時(shí)域參數(shù)；

(3)APU從DDR內(nèi)存中讀取原始數(shù)據(jù)，并進(jìn)行頻域算法處理，得到頻域參數(shù)；

(4)RPU將計(jì)算處理后得到的時(shí)域參數(shù)傳輸?shù)紸PU中。

2.根據(jù)權(quán)利要求1所述的基于Zynq UltraScale+MPSoC平臺(tái)的算法性能提升方法，其特征在于，在所述步驟(1)中，將采集到的數(shù)據(jù)通過AXI高速接口傳輸?shù)紻DR內(nèi)存。

3.根據(jù)權(quán)利要求1所述的基于Zynq UltraScale+MPSoC平臺(tái)的算法性能提升方法，其特征在于，在所述步驟(4)中，RPU將計(jì)算處理后得到的時(shí)域參數(shù)通過RPMSG協(xié)議傳輸?shù)紸PU中。