[發明專利]一種多芯片封裝結構及其制造方法

有效

• 申請號: 202011396509.4
• 申請日: 2020-12-03
• 公開（公告）號: CN112509926B
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 孫德瑞
• 申請（專利權）人: 山東博通微電子有限公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L21/50;H01L23/498;H01L23/367
• 代理公司: 杭州君和專利代理事務所(特殊普通合伙) 33442
• 代理人: 包雪雷

本發明提供了一種多芯片封裝結構及其制造方法。本發明在制造電路板時，采用在介質層之間的布線層上設置氣隙形成氣隙通路，防止上下介質層的應力傳遞，從而防止電路板的翹曲；且該氣隙通路分別連通于不同的芯片腔體中，以實現布線層的散熱，且防止多芯片之間的熱傳遞；本發明的制造方法簡單，只需要預先在布線層上設置光刻膠層，并在最后去除即可。

技術領域

本發明涉及半導體封裝測試技術領域，具體涉及一種多芯片封裝結構及其制造方法。

背景技術

COB結構是半導體封裝領域所常用的結構，其通過將芯片固定于電路板上并進行電連接，實現芯片的電路板上集成。對于多芯片封裝結構而言，由于芯片尤其是功率芯片在其工作時，會產生大量的熱輻射，其熱傳遞主要是通過電路板進行傳遞的，電路板中的熱應力會導致電路板翹曲，且增大電路板中的線路層的熱效應，從而增大線路層的電阻值。

發明內容

基于解決上述問題，本發明提供了一種多芯片封裝結構的制造方法，其包括以下步驟：

(1)制造一電路板，所述電路板包括多層介質層和介于所述多層介質層之間的多層布線層，所述多層布線層的每一層上方均具有露出所述每一層的氣隙通路；其中，所述電路板具有第一承載區和第二承載區，所述多層布線層包括在第一承載區的第一多層布線層和在第二承載區的第二多層布線層，所述氣隙通路包括露出所述第一多層布線層的第一氣隙通路和露出所述第二多層布線層的第二氣隙通路；

(2)在所述第一承載區固定第一芯片，所述第一芯片電連接至所述第一多層布線層；在所述第二承載區固定第二芯片，所述第二芯片電連接至所述第二多層布線層；

(3)在所述電路板上固定一散熱罩，所述散熱罩蓋住所述第一芯片和第二芯片，其中所述散熱罩與所述電路板圍成第一空腔、第二空腔和第三空腔，其中所述第一芯片設置于所述第一空腔中，所述第二芯片設置于所述第二空腔中，所述第三空腔中未設置任何芯片。

進一步的，步驟(1)具體包括：

(11)在臨時襯底上形成第一介質層；

(12)在所述第一介質層上形成第一布線圖案和第二布線圖案；

(13)在所述第一布線圖案和第二布線圖案上形成第一光刻膠層和第二光刻膠層，所述第一光刻膠層至少覆蓋所述第一布線圖案的面積的一半，所述第二光刻膠層至少覆蓋所述第二布線圖案的面積的一半；

(14)在所述第一介質層上覆蓋第二介質層，并在所述第二介質層中形成電連接所述第一布線圖案的第一通孔、電連接所述第二布線圖案的第二通孔以及在所述第二介質層中的第三光刻膠層和第四光刻膠層；

(15)在所述第二介質層上形成第三布線圖案和第四布線圖案；其中，所述第一布線圖案和第三布線圖案構成第一多層布線層，所述第二布線圖案和第四布線圖案構成第二多層布線層；

(16)在所述第三布線圖案和第四布線圖案上形成第五光刻膠層和第六光刻膠層，所述第五光刻膠層至少覆蓋所述第三布線圖案的面積的一半，所述第六光刻膠層至少覆蓋所述第四布線圖案的面積的一半；

(17)在所述第二介質層上覆蓋第三介質層，并在所述第三介質層中形成電連接所述第三布線圖案的第三通孔、電連接所述第四布線圖案的第四通孔以及在所述第三介質層中的第七光刻膠層和第八光刻膠層；

(18)利用蝕刻工藝去除所述第一至第八光刻膠層，以形成在所述第一承載區的第一氣隙通路和在所述第二承載區的第二氣隙通路。