[發明專利]用于確保足夠的寄存器完整緩存復雜存儲器配置的技術

在審

• 申請號: 202011396130.3
• 申請日: 2020-12-03
• 公開（公告）號: CN113297100A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 凱里·范德坎普;杰森·沃爾茲;詹姆斯·戈芬娜;羅伯特·布蘭奇;馬赫什·納圖;阿南德·恩納曼德拉姆
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/0873
• 分類號: G06F12/0873
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 鄧素敏

本公開涉及用于確保足夠的寄存器完整緩存復雜存儲器配置的技術。系統、裝置和方法可以提供用于執行以下操作的技術：檢測錯位條件，其中，錯位條件包括與寄存器的粒度錯位的存儲器映射；將保護范圍自動地附加至存儲器映射，其中，保護范圍消除了錯位條件；以及經由寄存器來限定存儲器映射的操作特性。在一個實施例中，保護范圍為經由源地址解碼器(SAD)規則而附加的非存在存儲器(NXM)范圍，寄存器為存儲器類型范圍寄存器(MTRR)，并且操作特性為緩存特性。

技術領域

實施例整體涉及存儲器寄存器。更具體地，實施例涉及用于確保足 夠的存儲器類型范圍寄存器(MTRR)完整緩存復雜存儲器配置的技術。

背景技術

典型計算系統中的引導序列可包括物理存儲器空間和虛擬存儲器空 間之間的映射(例如，“存儲器映射”)的生成，隨后是緩存初始化過 程。緩存初始化過程可涉及使用MTRR來控制存儲器映射中的地址范圍 如何進行緩存(例如，未緩存、回寫緩存等等)。MTRR的數量通常是 固定的(例如，十個寄存器對)，其中每個MTRR描述大小為二的冪 (例如，2ⁿ)的地址范圍。最新開發的復雜存儲器架構可保留小百分比 的可用存儲器以用于內部使用，使得可用存儲器的剩余量不是二的冪。 在此類情況下，存儲器映射與MTRR“錯位”，這繼而可導致使用較高 數量的MTRR來完全地指定存儲器架構的可緩存性。實際上，如果超過 了可用MTRR的數量，那么引導序列可由于致命錯誤而停止。

發明內容

根據本公開的第一實施例，提供了一種性能增強的計算系統，所述 計算系統包括：網絡控制器；處理器，所述處理器耦合至所述網絡控制 器，其中，所述處理器包括寄存器；以及存儲器，所述存儲器耦合至所 述處理器，所述存儲器包括一組可執行程序指令，該組可執行程序指令 在由所述處理器執行時，使得所述計算系統執行以下操作：檢測錯位條件，其中，所述錯位條件包括與所述寄存器的粒度錯位的存儲器映射； 將保護范圍附加至所述存儲器映射，其中，所述保護范圍消除了所述錯 位條件；以及經由所述寄存器來限定所述存儲器映射的操作特性

根據本公開的第二實施例，提供了一種半導體裝置，包括：一個或 多個襯底；以及耦合至所述一個或多個襯底的邏輯，其中，所述邏輯至 少部分地在可配置邏輯或固定功能性硬件邏輯中的一者或多者中實現， 耦合至所述一個或多個襯底的所述邏輯用于：檢測錯位條件，其中，所 述錯位條件包括與寄存器的粒度錯位的存儲器映射；將保護范圍附加至所述存儲器映射，其中，所述保護范圍消除了所述錯位條件；以及經由 所述寄存器來限定所述存儲器映射的操作特性。

根據本公開的第三實施例，提供了一種操作性能增強的計算系統的 方法，所述方法包括：檢測錯位條件，其中，所述錯位條件包括與寄存 器的粒度錯位的存儲器映射；將保護范圍自動地附加至所述存儲器映射， 其中，所述保護范圍消除了所述錯位條件；以及經由所述寄存器來限定 所述存儲器映射的操作特性。

根據本公開的第四實施例，提供了一種半導體裝置，包括：用于檢 測錯位條件的設備，其中，所述錯位條件包括與寄存器的粒度錯位的存 儲器映射；用于將保護范圍自動地附加至所述存儲器映射的設備，其中， 所述保護范圍消除了所述錯位條件；以及用于經由所述寄存器來限定所 述存儲器映射的操作特性的設備。

附圖說明

通過閱讀以下說明書和所附權利要求并通過參考以下附圖，實施例 的各種優點對于本領域的技術人員而言將變得顯而易見，其中：

圖1是根據實施例的MTRR組的實施例的圖示；

圖2是根據實施例的常規存儲器映射和附加存儲器映射的示例的比 較圖示；

圖3是用于常規存儲器映射的寄存器編碼配置的示例的圖示；

圖4是根據實施例的用于附加存儲器映射的寄存器編碼配置的示例 的圖示；

圖5是根據實施例的操作性能增強的計算系統的方法的示例的流程 圖；