[發明專利]閃速存儲器、感測電路及確定存儲單元存儲狀態的方法

有效

• 申請號: 202011389897.3
• 申請日: 2020-12-02
• 公開（公告）號: CN112509615B
• 公開（公告）日: 2022-10-11
• 發明（設計）人: 喬梁;梁軻
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/06;G11C5/14
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

1.一種感測電路，包括第一開關、第二開關、隔離開關、狀態確定單元和升壓驅動器，其中：

所述第一開關包括：

連接至系統電壓源的輸入端；以及

連接至所述隔離開關的輸入端的輸出端；

所述隔離開關包括：

連接至所述第一開關的輸出端的輸入端；以及

連接至適于與待檢測存儲單元連接的感測節點的輸出端；

所述第二開關包括：

連接至所述隔離開關的輸出端的輸入端；以及

適于與包括所述待檢測存儲單元的存儲單元串連接的輸出端，

所述狀態確定單元連接至所述感測節點并設置為根據所述感測節點的電壓確定所述待檢測存儲單元的存儲狀態，以及

所述升壓驅動器連接至所述感測節點并配置為提供升高經充電的所述感測節點的電壓的升壓電壓，

其中，所述隔離開關配置為至少在所述升壓驅動器提供所述升壓電壓期間斷開。

2.如權利要求1所述的感測電路，其中，所述隔離開關為低壓N型器件。

3.如權利要求2所述的感測電路，其中，所述隔離開關為低壓N型金屬氧化物半導體晶體管。

4.如權利要求1所述的感測電路，其中，所述狀態確定單元配置為通過將所述感測節點的電壓與參考電壓進行比較來確定所述待檢測存儲單元的存儲狀態。

5.如權利要求1所述的感測電路，其中，所述感測電路還包括第三開關，所述第三開關包括：

連接至所述第二開關的輸出端的輸入端；以及

連接至所述存儲單元串的輸出端。

6.如權利要求5所述的感測電路，其中，在所述第三開關的輸出端和地之間形成有寄生電容。

7.如權利要求5所述的感測電路，其中，所述感測電路還包括第四開關，所述第四開關包括：

連接至所述系統電壓源的輸入端；以及

連接至所述第三開關的輸入端的輸出端。

8.如權利要求7所述的感測電路，其中，所述第一開關、所述第二開關、所述第三開關和所述第四開關為金屬氧化物半導體晶體管。

9.如權利要求8所述的感測電路，其中，所述第一開關為P型金屬氧化物半導體晶體管。

10.如權利要求8所述的感測電路，其中，所述第二開關、所述第三開關和所述第四開關為N型金屬氧化物半導體晶體管。

11.如權利要求10所述的感測電路，其中，在所述隔離開關的輸出端和所述升壓驅動器之間形成有寄生電容。

12.如權利要求1所述的感測電路，其中，在所述隔離開關的輸出端和地之間形成有寄生電容。

13.一種通過感測電路確定待檢測存儲單元的存儲狀態的方法，所述感測電路包括第一開關、第二開關、隔離開關和狀態確定單元，其中，所述第一開關的輸入端適于從系統電壓源接收系統電壓，所述第一開關的輸出端連接至所述隔離開關的輸入端，所述隔離開關的輸出端連接至感測節點和所述第二開關的輸入端，所述第二開關的輸出端連接至包括所述待檢測存儲單元的存儲單元串，所述方法包括：

在第一時間點導通所述第一開關和所述隔離開關，以使用所述系統電壓對所述感測節點進行充電；

在第二時間點斷開所述第一開關和所述隔離開關；

在所述第二時間點和所述第三時間點之間的第五時間點向所述感測節點施加升壓電壓以升高所述感測節點的電壓；

在第三時間點導通所述第二開關，使得所述感測節點與所述存儲單元串電連接；

在第四時間點斷開所述第二開關；

在所述第四時間點之后的第六時間點降低所述升壓電壓；以及

根據所述第六時間點之后的所述感測節點的電壓確定所述待檢測存儲單元的存儲狀態。