[發明專利]3D邏輯芯片電容電路、邏輯芯片及電子設備

在審

• 申請號: 202011389073.6
• 申請日: 2020-12-01
• 公開（公告）號: CN112510037A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 于國慶;王嵩
• 申請（專利權）人: 西安紫光國芯半導體有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L25/18
• 代理公司: 北京眾達德權知識產權代理有限公司 11570
• 代理人: 吳瑩

本申請實施例通過提供一種3D邏輯芯片電容電路、邏輯芯片及電子設備，解決了邏輯芯片片上電容單位面積電容值有限，片外電容成本高、結構復雜的問題。其中，上述邏輯芯片電容電路可以包括：邏輯芯片功能電路和存儲芯片借用電容。上述存儲芯片借用電容設置在上述邏輯芯片上，用于為上述邏輯芯片功能電路的耗電元件提供電荷。

技術領域

本發明實施例涉及芯片技術領域，具體地說，涉及一種3D邏輯芯片電容電路、邏輯芯片及電子設備。

背景技術

隨著ASIC芯片在AI人工智能，大數據中心，自動駕駛等科技領域的應用。市場對芯片的要求和功能也在顯著提高。芯片上集成的電容是芯片各個功能電路的常用器件，邏輯芯片普遍使用的有CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導體)柵極電容，或者MOM(Metal Oxide Metal)金屬-氧化物-金屬電容及MIM(MetalInsulator Metal)金屬-絕緣體-金屬電容。其中，MOM電容和MIM電容單位面積電容都小于CMOS柵極電容，一般為CMOS柵極電容的1/3左右。而CMOS柵極電容，是使用CMOS器件的柵極gate、源極source,漏極drain和襯底substrate之間的電容，一般單位面積容值在11ff/um²左右，容值受電壓影響明顯。

因此，在邏輯芯片中被廣泛使用的CMOS柵極、MOM電容和MIM電容的單位面積電容值比較有限，并且不同于存儲芯片，邏輯芯片的實現工藝限制邏輯芯片上很難集成高容值的片上電容，當邏輯芯片設計中需要使用大容量片上電容的時候，只能占用很大的邏輯芯片的面積，在邏輯芯片設計中實際可實現的電容值很難超過納法數量級。

而目前，需要的高容值電容都需要通過片外電容來實現，這樣既提高了成本，又由于需要外接管腳連線，而對芯片設計造成極大的限制。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本申請實施例的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本申請實施例通過提供一種3D邏輯芯片電容電路、邏輯芯片及電子設備，解決了邏輯芯片片上電容單位面積電容值有限，片外電容成本高、結構復雜的問題。

為至少部分地解決上述問題，第一方面，本申請實施例提供了一種邏輯芯片電容電路，可以包括：邏輯芯片功能電路和存儲芯片借用電容，

所述存儲芯片借用電容設置在所述邏輯芯片上，用于為所述邏輯芯片功能電路的耗電元件提供電荷。

在第一方面的第一種可能的實施方式中，所述存儲芯片借用電容為設置有高介電常數介質層的高密度電容。

在第一方面的第二種可能的實施方式中，所述存儲芯片借用電容通過3D-IC三維集成電路技術靠近所述邏輯芯片功能電路的耗電元件設置。

在第一方面的第三種可能的實施方式中，所述存儲芯片借用電容為一個或兩個以上。

在第一方面的第四種可能的實施方式中，所述邏輯芯片功能電路包括開關電容電路，所述存儲芯片借用電容用于所述開關電容電路。

在第一方面的第五種可能的實施方式中，所述邏輯芯片功能電路包括線性穩壓電路，所述存儲芯片借用電容設置在所述線性穩壓電路的電壓輸出端。

在第一方面的第六種可能的實施方式中，所述邏輯芯片功能電路包括電荷泵電路，所述存儲芯片借用電容為所述電荷泵電路的自舉電容。

第二方面，本申請實施例提供了一種邏輯芯片，可以包括：

上述的邏輯芯片電容電路。

第三方面，本申請實施例提供了一種電子設備，可以包括：