[發(fā)明專利]一種基于FPGA邏輯的軟件分割方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011384413.6
• 申請(qǐng)日: 2020-12-02
• 公開（公告）號(hào): CN112183002B
• 公開（公告）日: 2021-03-16
• 發(fā)明（設(shè)計(jì)）人: 張吉鋒;李偉
• 申請(qǐng)（專利權(quán)）人: 上海國微思爾芯技術(shù)股份有限公司
• 主分類號(hào): G06F30/331
• 分類號(hào): G06F30/331;G06F115/02;G06F115/10
• 代理公司: 北京清大紫荊知識(shí)產(chǎn)權(quán)代理有限公司 11718
• 代理人: 馮振華

本發(fā)明屬于電子計(jì)算機(jī)軟件應(yīng)用技術(shù)領(lǐng)域，具體涉及一種基于FPGA邏輯的軟件分割方法，包括FlipFlop及FPGA分析步驟、預(yù)設(shè)壓縮比步驟和分割步驟，本發(fā)明的軟件分割方法，在傳統(tǒng)的基于資源權(quán)重最小割算法里面加入對(duì)影響IC電路運(yùn)行的時(shí)鐘域分組、FlipFlop、壓縮比等相關(guān)約束的處理，可以實(shí)現(xiàn)對(duì)多FPGA原型系統(tǒng)分割過程中滿足IC電路系統(tǒng)的運(yùn)行時(shí)鐘頻率約束的情況下，得到的分割結(jié)果使整個(gè)IC電路運(yùn)行性能更佳、功能正確且工作穩(wěn)定。

技術(shù)領(lǐng)域

本發(fā)明屬于電子計(jì)算機(jī)軟件應(yīng)用技術(shù)領(lǐng)域，具體涉及一種基于FPGA邏輯的軟件分割方法。

背景技術(shù)

隨著計(jì)算技術(shù)的發(fā)展，大數(shù)據(jù)時(shí)代的到來，超大規(guī)模集成電路的分割問題越來越引起人們的關(guān)注，典型應(yīng)用有超大規(guī)模數(shù)字集成電路仿真驗(yàn)證中的多FPGA邏輯系統(tǒng)分割，通過不同的分組權(quán)重將邏輯電路分割成若干分組，進(jìn)而實(shí)現(xiàn)可擴(kuò)展，高性能的系統(tǒng)驗(yàn)證。

傳統(tǒng)的基于FPGA邏輯的軟件分割方法采用基于圖論最小割算法分割，其多FPGA原型系統(tǒng)大都只考慮單個(gè)FPGA的資源權(quán)重和互聯(lián)約束，導(dǎo)致分割出來整個(gè)IC電路運(yùn)行性能較差，功能不正確或者工作不穩(wěn)定。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提出一種軟件分割方法，在傳統(tǒng)的基于資源權(quán)重最小割算法里面加入對(duì)影響IC電路運(yùn)行的時(shí)鐘域分組、FlipFlop、壓縮比等相關(guān)約束的處理，可以實(shí)現(xiàn)對(duì)多FPGA原型系統(tǒng)分割過程中滿足IC電路系統(tǒng)的運(yùn)行時(shí)鐘頻率約束的情況下，得到的分割結(jié)果使整個(gè)IC電路運(yùn)行性能更佳、功能正確且工作穩(wěn)定。

為了達(dá)到上述技術(shù)目的，本發(fā)明所采用的具體技術(shù)方案為：

一種基于FPGA邏輯的軟件分割方法，所述軟件包括多個(gè)子模塊；包括以下步驟：

S101:分析所述軟件的時(shí)鐘域，得到所述軟件各子模塊的運(yùn)行時(shí)鐘域；

分析所述軟件各子模塊的FlipFlop，得到各子模塊的時(shí)間傳輸機(jī)制；

獲取各FPGA的可用的通道資源數(shù)；

S102:預(yù)設(shè)各子模塊之間的壓縮比，使各子模塊之間的信號(hào)傳輸性能達(dá)到最高；

S103：根據(jù)各子模塊的壓縮比、各子模塊的時(shí)鐘域、各子模塊的FlipFlop以及各FPGA的通道資源數(shù)，將各子模塊分割至多個(gè)FPGA中，并使分割結(jié)果滿足：

各FPGA間的互聯(lián)線的總數(shù)目最小、分割的互連線都滿足各子模塊的傳輸時(shí)間機(jī)制且互連線滿足時(shí)鐘頻率約束；

各子模塊之間的互聯(lián)條件支持各子模塊的時(shí)間傳輸機(jī)制；

在滿足預(yù)設(shè)壓縮比的情況下，占用各FPGA的總通道資源數(shù)最少。

進(jìn)一步的，預(yù)設(shè)的所述壓縮比用于使各模塊之間具有最小的整體時(shí)分復(fù)用。

進(jìn)一步的，所述S103中分割的具體過程為：

S101.1:提取所述軟件的內(nèi)容得到各模塊之間的互聯(lián)關(guān)系圖；

S101.2:將各模塊均抽象成節(jié)點(diǎn),把模塊間的互聯(lián)抽象為連線, 將所述軟件轉(zhuǎn)換為超圖數(shù)據(jù)結(jié)構(gòu)；

S101.3:對(duì)所述超圖數(shù)據(jù)結(jié)構(gòu)進(jìn)行分析運(yùn)算，對(duì)所述軟件的各模塊進(jìn)行多個(gè)不同分組的分割處理。

進(jìn)一步的，所述S101.3中，對(duì)所述超圖數(shù)據(jù)結(jié)構(gòu)進(jìn)行分析運(yùn)算的方法為圖論相關(guān)算法。

進(jìn)一步的，所述圖論相關(guān)算法包括：最小割mincut、網(wǎng)絡(luò)最大流maxflow 算法理論的至少一種；與所述圖論相關(guān)算法所配合的開發(fā)工具為simulink。

進(jìn)一步的，所述S101.3中，對(duì)所述超圖數(shù)據(jù)結(jié)構(gòu)進(jìn)行分析運(yùn)算的算法還包括基于TimingDriven Partition 的分割算法。