[發(fā)明專利]一種基于FPGA邏輯的軟件分割方法有效
| 申請?zhí)枺?/td> | 202011384413.6 | 申請日: | 2020-12-02 |
| 公開(公告)號: | CN112183002B | 公開(公告)日: | 2021-03-16 |
| 發(fā)明(設計)人: | 張吉鋒;李偉 | 申請(專利權)人: | 上海國微思爾芯技術股份有限公司 |
| 主分類號: | G06F30/331 | 分類號: | G06F30/331;G06F115/02;G06F115/10 |
| 代理公司: | 北京清大紫荊知識產(chǎn)權代理有限公司 11718 | 代理人: | 馮振華 |
| 地址: | 201306 上海市浦東新區(qū)中國(上海)自由*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 基于 fpga 邏輯 軟件 分割 方法 | ||
1.一種基于FPGA邏輯的軟件分割方法,所述軟件包括多個子模塊;其特征在于,包括以下步驟:
S101:分析所述軟件的時鐘域,得到所述軟件各子模塊的運行時鐘域;
分析所述軟件各子模塊的FlipFlop,得到各子模塊的時間傳輸機制;
獲取各FPGA的可用的通道資源數(shù);
S102:預設各子模塊之間的壓縮比,使各子模塊之間的信號傳輸性能達到最高;
S103:根據(jù)各子模塊的壓縮比、各子模塊的時鐘域、各子模塊的FlipFlop以及各FPGA的通道資源數(shù),將各子模塊分割至多個FPGA中,并使分割結果滿足:
各FPGA間的互聯(lián)線的總數(shù)目最小、分割的互連線都滿足各子模塊的傳輸時間機制且互連線滿足時鐘頻率約束;
各子模塊之間的互聯(lián)條件支持各子模塊的時間傳輸機制;
在滿足預設壓縮比的情況下,占用各FPGA的總通道資源數(shù)最少。
2.根據(jù)權利要求1所述的基于FPGA邏輯的軟件分割方法,其特征在于:預設的所述壓縮比用于使各模塊之間具有最小的整體時分復用。
3.根據(jù)權利要求1所述的分割方法,其特征在于,
所述S103中分割的具體過程為:
S101.1:提取所述軟件的內(nèi)容得到各模塊之間的互聯(lián)關系圖;
S101.2:將各模塊均抽象成節(jié)點,把模塊間的互聯(lián)抽象為連線, 將所述軟件轉換為超圖數(shù)據(jù)結構;
S101.3:對所述超圖數(shù)據(jù)結構進行分析運算,對所述軟件的各模塊進行多個不同分組的分割處理。
4.根據(jù)權利要求3所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述S101.3中,對所述超圖數(shù)據(jù)結構進行分析運算的方法為圖論相關算法。
5.根據(jù)權利要求4所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述圖論相關算法包括:最小割mincut、網(wǎng)絡最大流maxflow 算法理論的至少一種;與所述圖論相關算法所配合的開發(fā)工具為simulink。
6.根據(jù)權利要求4所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述S101.3中,對所述超圖數(shù)據(jù)結構進行分析運算的算法還包括基于TimingDriven Partition 的分割算法。
7.根據(jù)權利要求6所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述基于TimingDriven Partition 的分割算法包括拉格朗日算法和/或多TDM比例算法。
8.根據(jù)權利要求1所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述S101之前還包括分割前網(wǎng)表加載步驟,所述分割前網(wǎng)表用于描述所述軟件的邏輯內(nèi)容、各子模塊間的連接關系以及各FPGA對外接口信號的類型。
9.根據(jù)權利要求1所述的基于FPGA邏輯的軟件分割方法,其特征在于:所述分割方法還包括:
S104:生成分割后網(wǎng)表,所述分割后網(wǎng)表用于適配于某個獨立的FPGA的邏輯內(nèi)容,用于反饋可配置運行于FPGA環(huán)境的數(shù)據(jù)流文件。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海國微思爾芯技術股份有限公司,未經(jīng)上海國微思爾芯技術股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011384413.6/1.html,轉載請聲明來源鉆瓜專利網(wǎng)。





