[發(fā)明專利]一種基于FPGA的水聲數(shù)據(jù)存儲裝置

在審

• 申請?zhí)枺?/td>: 202011377247.7
• 申請日: 2020-11-30
• 公開（公告）號: CN112558864A
• 公開（公告）日: 2021-03-26
• 發(fā)明（設(shè)計）人: 劉聳霄;楊凱強;徐彤彤;李樹賢;楊飛;李鑫旺;牛耀;周生啟;鐘藝玲
• 申請（專利權(quán)）人: 海鷹企業(yè)集團有限責(zé)任公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F13/40;G06F13/42
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊立秋

本發(fā)明提供一種基于FPGA的水聲數(shù)據(jù)存儲裝置，包括：FPGA、采集模塊、時鐘模塊、配置電路模塊、SRAM靜態(tài)存儲模塊、SATA存儲模塊以及電源模塊，電源模塊提供上述各工作模塊可靠的電源；采集模塊用于采集水聲數(shù)據(jù)，并模數(shù)轉(zhuǎn)換后傳輸至FPGA；時鐘模塊包括片內(nèi)時鐘和片外時鐘，片外時鐘與FPGA連接；配置電路模塊與FPGA通信連接，F(xiàn)PGA產(chǎn)生并輸出時鐘信號至配置電路,配置電路在工作時鐘頻率下解壓FPGA輸出的PROM數(shù)據(jù)文件；SRAM靜態(tài)存儲模塊與FPGA通信連接；SATA存儲模塊與FPGA連接，提供多路數(shù)據(jù)讀寫傳輸，選用了高性能、低功耗FPGA處理器，集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計的若干新型架構(gòu)元件，達到了更高的系統(tǒng)性能水平，采用SATA硬盤，能夠?qū)崿F(xiàn)較大數(shù)據(jù)量的存儲空間。

技術(shù)領(lǐng)域

本發(fā)明涉及水聲信號探測采集領(lǐng)域，尤其是一種基于FPGA的水聲數(shù)據(jù)存儲裝置，用于水聲領(lǐng)域?qū)δM信號進行采集、處理、存儲等用途。

背景技術(shù)

近年來，隨著社會的進步與發(fā)展，人類越來越想去了解自己所生存的星球，相比于較為熟悉的陸地，人類對于海洋的了解還是較少的，海洋是人類不可或缺的資源，就更加值得人類去探索和開發(fā)，我國正背負著建設(shè)海洋強國的重要使命和任務(wù)，不斷探索未知的海洋成為了當(dāng)今我國發(fā)展的一個重要課題，想要了解海洋，就要對水下信息進行分析處理，眾所周知，水下信息大多數(shù)都是以聲波的形式進行傳遞的，這樣的傳遞方法很有效，我們可以在水下采集帶有水下信息的聲信號，并轉(zhuǎn)化為電信號進行處理、分析，從而達到了解水下的目的，而在水下信號處理中，有一個重要環(huán)節(jié)就是對于數(shù)據(jù)的采集與存儲，這一環(huán)節(jié)已在聲納和雷達等領(lǐng)域中廣泛應(yīng)用。

傳統(tǒng)的水聲數(shù)據(jù)采集存儲電路主要存在以下幾個方面的缺點：(1)數(shù)據(jù)存儲空間小：水下采集器一般在水下要進行長時間的工作，傳統(tǒng)存儲方法無法儲存長時間工作采集到的數(shù)據(jù)，為了提高水下采集器的數(shù)據(jù)存儲空間，在存儲介質(zhì)上選用的是SATA硬盤，因為其能夠滿足嵌入式系統(tǒng)中的應(yīng)用的高速大容量要求，同時具備了更強的糾錯能力，很大程度上提高了數(shù)據(jù)傳輸?shù)目煽啃裕?2)信號處理能力弱：傳統(tǒng)的水聲數(shù)據(jù)采集存儲器由于受國內(nèi)振動等傳感器水平的限制，分析頻率范圍不寬，給一些低速的機器或軸承的診斷等帶來了一定的困難，且數(shù)據(jù)采集器本身的信號處理功能不強，在現(xiàn)場只能做一些簡單診斷，精密診斷需要離線到計算機上去做，現(xiàn)場精密診斷功能較弱；(3)數(shù)據(jù)傳輸通道少：傳統(tǒng)的水聲數(shù)據(jù)采集存儲器一般通道較少，例如單通道的有SP201、SC247型，雙通道的有EG3300、YE5938型等，通道較少導(dǎo)致數(shù)據(jù)傳輸較慢，工作時間較長，采集效率太低。

發(fā)明型內(nèi)容

本發(fā)明提供一種基于FPGA的水聲數(shù)據(jù)存儲裝置，提高了數(shù)據(jù)量的存儲空間、達到了更高的系統(tǒng)性能水平，為了實現(xiàn)上述目的，采用以下技術(shù)方案：包括：FPGA、采集模塊、時鐘模塊、配置電路模塊、SRAM靜態(tài)存儲模塊、SATA存儲模塊以及電源模塊，所述電源模塊提供上述各工作模塊可靠的電源；所述采集模塊用于采集水聲數(shù)據(jù)，并模數(shù)轉(zhuǎn)換后傳輸至FPGA；所述時鐘模塊包括片內(nèi)時鐘和片外時鐘，所述片外時鐘與FPGA連接；所述配置電路模塊與FPGA通信連接，F(xiàn)PGA產(chǎn)生并輸出時鐘信號至配置電路,配置電路在工作時鐘頻率下解壓FPGA輸出的PROM數(shù)據(jù)文件；所述SRAM靜態(tài)存儲模塊與FPGA通信連接；所述SATA存儲模塊與FPGA連接，提供多路數(shù)據(jù)讀寫傳輸。

優(yōu)選的，所述采集模塊采用AD7608芯片，所述采集模塊接5v單電源供電，所述采集模塊內(nèi)置采樣放大器和數(shù)字濾波器；所述FPGA采用XC5VFX30T，所述FPGA接5v工作電壓，所述FPGA通過內(nèi)部的DCM和PLL產(chǎn)生邏輯時鐘信號。