[發明專利]一種用于三態門電路驗證的改進方法、系統及裝置

在審

• 申請號: 202011375132.4
• 申請日: 2020-11-30
• 公開（公告）號: CN112364582A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 畢舜陽;劉美華;張巖;黃國勇;屈璋
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/327;G06F30/398
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 尹彥

本發明公開了一種用于三態門電路驗證的改進方法，所述方法包括：將參考電路和實現電路的三態門使能端輸入電路進行邏輯錐分割；根據匹配規則進行比較點匹配；建立參考電路和實現電路邏輯錐比較點的mitter；將mitter后的電路文件轉化為SAT算法可處理的合取范式進行驗證；若驗證結果顯示兩個電路為等效則再假設使能端為有效，否則直接輸出不等效的電路。本發明是基于傳統方案的改進版本，可以避免原有方案中三態門使能端不等效的問題，結合本方案和傳統方案，可以提高三態門驗證的準確性。通過使能端電路的邏輯錐劃分，比較點匹配，SAT驗證等一系列步驟，可以將驗證三態門前的假設補充完整，完善了原有三態門電路的驗證方案。

技術領域

本發明屬于集成電路技術領域，特別涉及一種用于三態門電路驗證的改進方法、系統及裝置。

背景技術

隨著信息技術的發展和數據傳輸量的增長，超大規模集成電路中的雙向總線傳輸承擔著越來越重要的作用，雙向總線傳輸一般用做數據傳輸，比如：CPU和存儲器以及輸入、輸出接口之間的數據傳輸，因此在處理器集成電路中使用廣泛。由于構成多路雙向總線傳輸的基本門電路除了與非門等基本電路外還包含三態門，因此在進行雙向總線傳輸電路等價性驗證時要考慮三態門電路的情況。

三態門的基本原理是：當三態門的使能端為有效狀態時，輸出端和輸入端保持一致；當三態門的使能端無效時，無論輸入高電平還是低電平，輸出端始終保持高阻狀態。目前驗證三態門電路的主要方案是：假設使能端有效，將三態門當作緩沖器進行驗證。但該假設是建立在使能端電路等效的前提下，否則該假設不成立，如圖1所示，當CPU（A端）向存儲器（B端）傳輸數據時，需要三態門T1使能端有效，同時使三態門T2使能端無效；當不需要數據傳輸時需要使T1、T2使能端都為無效。在該狀況下，當同時假設T1、T2有效時，會發生數據傳輸沖突，不符合電路實際情況。

此外，當該總線進行傳輸時，其輸入端和T1、T2使能端的真值表關系如表一所示：

表一 使能端等效時，輸入端和使能端的真值表關系

在此情況下，假設T1使能端為有效，則可以推斷出輸入一定是Input1為0且Input2為1，同樣的推理對T2也成立，即某個三態門的使能端有效和電路的輸入是一組確定的對應關系。但對于圖2所示電路，根據其真值表（表二）可知：

表二 使能端不等效時，輸入端和使能端的真值表關系

當假設T1使能端為有效的狀態下，則其輸入可能是Input1為0且Input2為1或Input1為1且Input2為0，即某個三態門的使能端有效和電路的輸入不是一組確定的對應關系。在此種情況下，假設使能端有效繼而進行驗證，則相當于認為圖1和圖2的Input1、Input2輸入電路等效，但很明顯這是兩個完全不同的電路，因此在此前提下進行驗證是不可行的。

因此，亟需一種用于三態門電路驗證的改進方法、系統及裝置來解決上述技術問題。

發明內容

針對上述問題，本發明提供了一種用于三態門電路驗證的改進方法、系統及裝置，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：一種用于三態門電路驗證的改進方法，所述方法包括：

將參考電路和實現電路的三態門使能端輸入電路進行邏輯錐分割；

根據匹配規則進行比較點匹配；

建立參考電路和實現電路邏輯錐比較點的mitter；

將mitter后的電路文件轉化為SAT算法可處理的合取范式進行驗證；若驗證結果顯示兩個電路為等效則再假設使能端為有效，否則直接輸出不等效的電路。

進一步的，所述進行邏輯錐分割包括以下步驟：