[發明專利]一種用于三態門電路驗證的改進方法、系統及裝置

在審

• 申請號: 202011375132.4
• 申請日: 2020-11-30
• 公開（公告）號: CN112364582A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 畢舜陽;劉美華;張巖;黃國勇;屈璋
• 申請（專利權）人: 國微集團（深圳）有限公司
• 主分類號: G06F30/33
• 分類號: G06F30/33;G06F30/327;G06F30/398
• 代理公司: 深圳市康弘知識產權代理有限公司 44247
• 代理人: 尹彥

1.一種用于三態門電路驗證的改進方法，其特征在于，所述方法包括：

將參考電路和實現電路的三態門使能端輸入電路進行邏輯錐分割；

根據匹配規則進行比較點匹配；

建立參考電路和實現電路邏輯錐比較點的mitter；

將mitter后的電路文件轉化為SAT算法可處理的合取范式進行驗證；若驗證結果顯示兩個電路為等效則再假設使能端為有效，否則直接輸出不等效的電路。

2.根據權利要求1所述的用于三態門電路驗證的改進方法，其特征在于，所述進行邏輯錐分割包括以下步驟：

從作為錐頂的輸出端口開始回溯掃描，直到遇到上一個比較點，形成邏輯錐；

再以所述邏輯錐的錐底作為下一個邏輯錐的錐頂，進行下一個邏輯錐的掃描，直至整個電路被分割為一個個邏輯錐子電路。

3.根據權利要求2所述的用于三態門電路驗證的改進方法，其特征在于，所述根據匹配規則進行比較點匹配具體為：

將參考電路和實現電路中各個邏輯錐的比較點按照一定的規則進行匹配，匹配一致的邏輯錐才能進行接下來的驗證。

4.根據權利要求3所述的用于三態門電路驗證的改進方法，其特征在于，所述匹配規則包括精確名稱匹配、名稱過濾、綜合使用多個規則共同進行匹配，最終實現邏輯錐匹配一致。

5.根據權利要求1所述的用于三態門電路驗證的改進方法，其特征在于，所述建立參考電路和實現電路邏輯錐比較點的mitter具體為：

將匹配好的參考電路和實現電路的邏輯錐錐頂用異或門連接起來。

6.根據權利要求1所述的用于三態門電路驗證的改進方法，其特征在于，所述將mitter后的電路文件轉化為SAT算法可處理的合取范式，包括以下步驟：

輸入和輸入之間以或運算連接；

多個輸入通過或運算構成一個子句；

子句和子句之間以與運算連接；

多個子句通過與運算構成整個合取范式。

7.一種用于三態門電路驗證的改進系統，其特征在于，所述系統包括：

分割單元，用于將參考電路和實現電路的三態門使能端輸入電路進行邏輯錐分割；

匹配單元，用于根據匹配規則進行比較點匹配；

mitter單元，用于建立參考電路和實現電路邏輯錐比較點的mitter；

驗證單元，用于將mitter后的電路文件轉化為SAT算法可處理的合取范式進行驗證；

判斷單元，用于判斷驗證結果，若驗證結果顯示兩個電路為等效則再假設使能端為有效，否則直接輸出不等效的電路。

8.一種用于三態門電路驗證的改進裝置，其特征在于，所述裝置包括至少一個處理器以及至少一個存儲器；

所述存儲器存儲執行權利要求1-6任一項所述方法的計算機程序，所述處理器調用存儲器中的所述計算機程序以執行權利要求1-6任一項所述方法。