[發(fā)明專利]用于時鐘數(shù)據(jù)恢復(fù)的組合式判決反饋均衡器及相位檢測器

有效

• 申請?zhí)枺?/td>: 202011361908.7
• 申請日: 2020-11-27
• 公開（公告）號: CN113114229B
• 公開（公告）日: 2023-06-16
• 發(fā)明（設(shè)計）人: 蔡國榮
• 申請（專利權(quán)）人: 達爾科技股份有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 陳甜甜

本發(fā)明涉及一種用于時鐘數(shù)據(jù)恢復(fù)的組合式判決反饋均衡器及相位檢測器。使用組合決策反饋均衡器的功能性與相位檢測器的功能性的電路系統(tǒng)啟用高速串行數(shù)據(jù)協(xié)議的時鐘及數(shù)據(jù)恢復(fù)。

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于時鐘數(shù)據(jù)恢復(fù)的組合式判決反饋均衡器及相位檢測器。

背景技術(shù)

在高速串行數(shù)據(jù)通信的上下文中，一種類型的無時鐘重定時器包含連續(xù)時間線性均衡器(CTLE)、判決反饋均衡器(DFE)及時鐘數(shù)據(jù)恢復(fù)(CDR)環(huán)路，此環(huán)路包含亞歷山大(Alexander)相位檢測器、環(huán)路濾波器及壓控振蕩器(VCO)。傳入數(shù)據(jù)信號穿過CTLE以恢復(fù)數(shù)據(jù)“眼”。所述DFE希望在由CDR環(huán)路的亞歷山大相位檢測器處理之前進一步清除后標記數(shù)據(jù)。在CDR環(huán)路鎖定到傳入數(shù)據(jù)之前及之后，此設(shè)計都會出現(xiàn)多種問題。

在CDR環(huán)路鎖定之前，由CDR環(huán)路產(chǎn)生的時鐘信號在CDR環(huán)路試圖鎖定到數(shù)據(jù)時來回移動。時鐘的這一變化導(dǎo)致DFE進行不正確取樣，這又導(dǎo)致相位檢測器不正確地確定數(shù)據(jù)。在無正確數(shù)據(jù)的情況下，CDR環(huán)路無法正確地鎖定。且在CDR環(huán)路鎖定之前，DFE的輸出無法被CDR環(huán)路使用。為了解決此問題，常規(guī)CDR環(huán)路使用CTLE的輸出，從而失去了DFE的益處。

在CDR環(huán)路鎖定之后，出現(xiàn)時鐘相位問題。DFE使用由CDR環(huán)路產(chǎn)生的時鐘的經(jīng)延遲版本。時鐘的此經(jīng)延遲版本跨工藝、溫度及供應(yīng)電壓變化必須保持恒定。不幸地，使用常規(guī)的延遲單元不可能實現(xiàn)這一點，從而降低了DFE的有效性。

另外，實施具有加總節(jié)點的DFE對高數(shù)據(jù)率來說是具挑戰(zhàn)性的，這是因為DFE中的第一分接頭跨所有工藝、溫度及供應(yīng)變化必須在一個位持續(xù)時間內(nèi)穩(wěn)定。已開發(fā)出多種架構(gòu)來解決此問題，但是電路復(fù)雜性及裸片大小出現(xiàn)了不合意的增加。

稱為一分接頭循環(huán)展開DFE(LUDFE)的一個設(shè)計移除了加總節(jié)點且使用預(yù)測方法，其中下一位的結(jié)果被預(yù)先計算且使用當前位來選擇所述經(jīng)預(yù)先計算位，從而放寬時序要求。然而，此架構(gòu)無法解決上文描述的其它問題。

發(fā)明內(nèi)容

根據(jù)一類特定實施方案，啟用電路及裝置，其包含：第一判決反饋均衡器(DFE)電路系統(tǒng)，其經(jīng)配置以接收輸入信號且產(chǎn)生第一中間數(shù)據(jù)信號；及第二DFE電路系統(tǒng)，其經(jīng)配置以接收所述輸入信號且產(chǎn)生第二中間數(shù)據(jù)信號。相位檢測器電路系統(tǒng)經(jīng)配置以接收所述第一及第二中間數(shù)據(jù)信號且使用從所述輸入信號衍生的時鐘信號產(chǎn)生三個相位差信號。所述三個相位差信號表示對應(yīng)于所述時鐘信號的三個連續(xù)轉(zhuǎn)變的所述輸入信號的三個樣本。所述第一DFE電路系統(tǒng)、所述第二DFE電路系統(tǒng)及所述相位檢測器電路系統(tǒng)的操作使用所述時鐘信號進行同步。

根據(jù)此類中的一個具體實施方案，所述相位檢測器電路系統(tǒng)包含串聯(lián)連接的第一觸發(fā)器及第二觸發(fā)器。所述第一觸發(fā)器經(jīng)配置以基于所述第一中間數(shù)據(jù)信號產(chǎn)生所述相位差信號中的第一者。所述第二觸發(fā)器經(jīng)配置以基于所述第一相位差信號產(chǎn)生所述相位差信號中的第二者。所述相位檢測器還包含經(jīng)配置以基于所述第二中間數(shù)據(jù)信號產(chǎn)生所述相位差信號中的第三者的第三觸發(fā)器。

根據(jù)此類中的一個具體實施方案，所述第二DFE電路系統(tǒng)用所述時鐘信號進行計時，且所述第一DFE電路系統(tǒng)用所述時鐘信號的反轉(zhuǎn)版本進行計時。

根據(jù)此類中的一個具體實施方案，所述電路或裝置包含經(jīng)配置以接收所述三個相位差信號且產(chǎn)生表示所述時鐘信號的轉(zhuǎn)變及編碼于所述輸入信號中的數(shù)據(jù)轉(zhuǎn)變的相對時序的一或多個時序信號的邏輯。

根據(jù)此類中的一個具體實施方案，所述相位檢測器電路系統(tǒng)是時鐘及數(shù)據(jù)恢復(fù)(CDR)電路系統(tǒng)的部分，所述CDR電路系統(tǒng)經(jīng)配置以產(chǎn)生所述時鐘信號。根據(jù)一個更具體的實施方案，所述CDR電路系統(tǒng)經(jīng)配置以產(chǎn)生所述時鐘信號使得表示數(shù)據(jù)位的邊緣的所述輸入信號的轉(zhuǎn)變與所述時鐘信號的第一轉(zhuǎn)變對準，且所述時鐘信號的第二轉(zhuǎn)變與所述數(shù)據(jù)位的中心對準。根據(jù)另一更具體的實施方案，所述第一DFE電路系統(tǒng)、所述第二DFE電路系統(tǒng)及所述相位檢測器電路系統(tǒng)經(jīng)配置以產(chǎn)生所述三個相位差信號，無論所述CDR電路系統(tǒng)是否被鎖定到所述輸入信號中的數(shù)據(jù)。