[發(fā)明專利]用于時(shí)鐘數(shù)據(jù)恢復(fù)的組合式判決反饋均衡器及相位檢測(cè)器

有效

• 申請(qǐng)?zhí)枺?/td>: 202011361908.7
• 申請(qǐng)日: 2020-11-27
• 公開(kāi)（公告）號(hào): CN113114229B
• 公開(kāi)（公告）日: 2023-06-16
• 發(fā)明（設(shè)計(jì)）人: 蔡國(guó)榮
• 申請(qǐng)（專利權(quán)）人: 達(dá)爾科技股份有限公司
• 主分類號(hào): H03L7/085
• 分類號(hào): H03L7/085
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 陳甜甜

1.一種電路，其包括：

第一判決反饋均衡器DFE電路系統(tǒng)，其經(jīng)配置以接收輸入信號(hào)且產(chǎn)生第一中間數(shù)據(jù)信號(hào)；

第二DFE電路系統(tǒng)，其經(jīng)配置以接收所述輸入信號(hào)且產(chǎn)生第二中間數(shù)據(jù)信號(hào)；及

相位檢測(cè)器電路系統(tǒng)，其經(jīng)配置以接收所述第一及第二中間數(shù)據(jù)信號(hào)且使用從所述輸入信號(hào)衍生的時(shí)鐘信號(hào)產(chǎn)生三個(gè)相位差信號(hào)，所述三個(gè)相位差信號(hào)表示對(duì)應(yīng)于所述時(shí)鐘信號(hào)的三個(gè)連續(xù)轉(zhuǎn)變的所述輸入信號(hào)的三個(gè)樣本；

其中所述第一DFE電路系統(tǒng)、所述第二DFE電路系統(tǒng)及所述相位檢測(cè)器電路系統(tǒng)的操作使用所述時(shí)鐘信號(hào)進(jìn)行同步。

2.根據(jù)權(quán)利要求1所述的電路，其中所述相位檢測(cè)器電路系統(tǒng)包含串聯(lián)連接的第一觸發(fā)器及第二觸發(fā)器，所述第一觸發(fā)器經(jīng)配置以基于所述第一中間數(shù)據(jù)信號(hào)產(chǎn)生所述相位差信號(hào)中的第一者，所述第二觸發(fā)器經(jīng)配置以基于所述第一相位差信號(hào)產(chǎn)生所述相位差信號(hào)中的第二者，所述相位檢測(cè)器還包含經(jīng)配置以基于所述第二中間數(shù)據(jù)信號(hào)產(chǎn)生所述相位差信號(hào)中的第三者的第三觸發(fā)器。

3.根據(jù)權(quán)利要求1所述的電路，其中所述第二DFE電路系統(tǒng)用所述時(shí)鐘信號(hào)進(jìn)行計(jì)時(shí)，且所述第一DFE電路系統(tǒng)用所述時(shí)鐘信號(hào)的反轉(zhuǎn)版本進(jìn)行計(jì)時(shí)。

4.根據(jù)權(quán)利要求1所述的電路，其進(jìn)一步包括經(jīng)配置以接收所述三個(gè)相位差信號(hào)且產(chǎn)生表示所述時(shí)鐘信號(hào)的轉(zhuǎn)變及編碼于所述輸入信號(hào)中的數(shù)據(jù)轉(zhuǎn)變的相對(duì)時(shí)序的一或多個(gè)時(shí)序信號(hào)的邏輯。

5.根據(jù)權(quán)利要求1所述的電路，其中所述相位檢測(cè)器電路系統(tǒng)是時(shí)鐘及數(shù)據(jù)恢復(fù)CDR電路系統(tǒng)的部分，所述CDR電路系統(tǒng)經(jīng)配置以產(chǎn)生所述時(shí)鐘信號(hào)。

6.根據(jù)權(quán)利要求5所述的電路，其中所述CDR電路系統(tǒng)經(jīng)配置以使用所述電路產(chǎn)生所述時(shí)鐘信號(hào)使得表示數(shù)據(jù)位的邊緣的所述輸入信號(hào)的轉(zhuǎn)變與所述時(shí)鐘信號(hào)的第一轉(zhuǎn)變對(duì)準(zhǔn)，且所述時(shí)鐘信號(hào)的第二轉(zhuǎn)變與所述數(shù)據(jù)位的中心對(duì)準(zhǔn)。

7.根據(jù)權(quán)利要求5所述的電路，其中所述第一DFE電路系統(tǒng)、所述第二DFE電路系統(tǒng)及所述相位檢測(cè)器電路系統(tǒng)經(jīng)配置以產(chǎn)生所述三個(gè)相位差信號(hào)，無(wú)論所述CDR電路系統(tǒng)是否被鎖定到所述輸入信號(hào)中的數(shù)據(jù)。

8.根據(jù)權(quán)利要求1所述的電路，其中所述第一DFE電路系統(tǒng)、所述第二DFE電路系統(tǒng)及所述相位檢測(cè)器電路系統(tǒng)經(jīng)集成于單個(gè)半導(dǎo)體裸片中。

9.根據(jù)權(quán)利要求1所述的電路，其中所述第一DFE電路系統(tǒng)及所述第二DFE電路系統(tǒng)兩者都經(jīng)配置以在所述時(shí)鐘信號(hào)的一個(gè)時(shí)鐘循環(huán)內(nèi)穩(wěn)定。

10.根據(jù)權(quán)利要求1所述的電路，其中所述第一DFE電路系統(tǒng)經(jīng)配置以在所述時(shí)鐘信號(hào)的一半時(shí)鐘循環(huán)內(nèi)穩(wěn)定，且所述第二DFE電路系統(tǒng)經(jīng)配置以在所述時(shí)鐘信號(hào)的一個(gè)時(shí)鐘循環(huán)內(nèi)穩(wěn)定。

11.根據(jù)權(quán)利要求1所述的電路，其中所述相位檢測(cè)器電路系統(tǒng)包含串聯(lián)連接的第一觸發(fā)器及第二觸發(fā)器，所述第一觸發(fā)器經(jīng)配置以基于所述第一中間數(shù)據(jù)信號(hào)產(chǎn)生所述相位差信號(hào)中的第一者，所述第二觸發(fā)器經(jīng)配置以基于所述第一相位差信號(hào)產(chǎn)生所述相位差信號(hào)中的第二者，所述相位檢測(cè)器還包含串聯(lián)連接的第三觸發(fā)器及第四觸發(fā)器，所述第三及第四觸發(fā)器經(jīng)配置以基于所述第二中間數(shù)據(jù)信號(hào)產(chǎn)生所述相位差信號(hào)中的第三者。