[發(fā)明專利]非易失性存儲(chǔ)器單元的編程方法及非易失性存儲(chǔ)器設(shè)備在審
| 申請(qǐng)?zhí)枺?/td> | 202011361631.8 | 申請(qǐng)日: | 2020-11-27 |
| 公開(公告)號(hào): | CN112885395A | 公開(公告)日: | 2021-06-01 |
| 發(fā)明(設(shè)計(jì))人: | 宋承桓 | 申請(qǐng)(專利權(quán))人: | 賽米布萊恩有限公司 |
| 主分類號(hào): | G11C16/34 | 分類號(hào): | G11C16/34;G11C16/12 |
| 代理公司: | 北京金宏來專利代理事務(wù)所(特殊普通合伙) 11641 | 代理人: | 樸英淑 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 非易失性存儲(chǔ)器 單元 編程 方法 設(shè)備 | ||
本申請(qǐng)涉及非易失性存儲(chǔ)器單元的編程方法及非易失性存儲(chǔ)器設(shè)備。描述了一種用于在存儲(chǔ)器陣列中所選的存儲(chǔ)器單元的選擇性非易失性存儲(chǔ)器編程方法,以減少或避免對(duì)未選擇的存儲(chǔ)器單元的編程干擾。該選擇性編程方法包括:將編程脈沖施加到所選擇的待編程的存儲(chǔ)器單元和未選擇的存儲(chǔ)器單元,其中,編程脈沖允許未選擇的存儲(chǔ)器單元在預(yù)定范圍內(nèi)變化;使未選擇的存儲(chǔ)器單元的區(qū)域升壓;以及設(shè)定編程脈沖的閾值時(shí)間,其中,閾值時(shí)間定義為未選擇的存儲(chǔ)器單元的浮置柵極與未選擇的存儲(chǔ)器單元的所升壓的區(qū)域之間的電壓差異的絕對(duì)值達(dá)到定義的閾值時(shí)的時(shí)間。
相關(guān)申請(qǐng)的交叉引用
本申請(qǐng)要求于2019年11月30日提交的美國臨時(shí)申請(qǐng)序列號(hào)62/942,086的權(quán)益,該申請(qǐng)的名稱為“Accurate Synapse Programming Method”。
技術(shù)領(lǐng)域
本發(fā)明涉及非易失性存儲(chǔ)器技術(shù)。具體來說,本發(fā)明描述了能使存儲(chǔ)器單元電流在預(yù)定的目標(biāo)電流范圍內(nèi)流動(dòng)的邏輯兼容閃存的編程脈沖寬度控制方案。
背景技術(shù)
閃存是一種即使系統(tǒng)電源斷開也能永久存儲(chǔ)信息的典型的非易失性存儲(chǔ)器。邏輯兼容閃存(logic compatible flash memory)是一類僅用邏輯器件構(gòu)建的閃存。圖1以多行和多列的2D形式示出了傳統(tǒng)的存儲(chǔ)器單元陣列100。該存儲(chǔ)器單元陣列100的結(jié)構(gòu)包括多行和多列的邏輯兼容的閃存單元,即“單元A1”、“單元A2”和“單元A3”至“單元C1”、“單元C2”和“單元C3”。位線在構(gòu)成列的多個(gè)單元旁邊延伸。每條位線將同一列中的多個(gè)單元連接到位于該列的端部處的一個(gè)感測(cè)放大器電路。該存儲(chǔ)器單元能基于單元中的存儲(chǔ)信息來調(diào)節(jié)它的電流電平。感測(cè)放大器通過感測(cè)電流電平來確定單元狀態(tài)。即使未在圖1中描繪出,也存在一組與在每一行中排列的單元A、單元B和單元C連接的控制線(讀取線)以用于存儲(chǔ)器操作,諸如放電或使存儲(chǔ)器單元放電。給定該存儲(chǔ)器單元陣列,當(dāng)僅針對(duì)一些存儲(chǔ)器單元選擇性地執(zhí)行編程操作并且當(dāng)那些單元(即,單元A1、B1和C1)共享公共讀取線時(shí),未選擇的存儲(chǔ)器單元(例如,單元C1)應(yīng)不受所選擇的存儲(chǔ)器單元(例如,單元A1和單元B1)的編程操作的影響,并且必須維持其原始狀態(tài)。
發(fā)明內(nèi)容
本發(fā)明公開了一種對(duì)由標(biāo)準(zhǔn)邏輯器件組成的非易失性存儲(chǔ)器進(jìn)行選擇性地編程的方法。根據(jù)本發(fā)明,對(duì)存儲(chǔ)器陣列中的非易失性存儲(chǔ)器單元進(jìn)行編程的方法,包括:向所選擇的待編程的存儲(chǔ)器單元和未選擇的存儲(chǔ)器單元兩者施加預(yù)定義的編程脈沖,未選擇的存儲(chǔ)器單元將不因所選擇的存儲(chǔ)器單元的編程而改變或者即使以某種程度改變,未選擇的存儲(chǔ)器單元也僅在預(yù)定的可允許范圍內(nèi)被改變;將未選擇存儲(chǔ)器單元的區(qū)域升壓;設(shè)置預(yù)定義的編程脈沖的閾值時(shí)間,其中,閾值時(shí)間定義為未選擇的存儲(chǔ)器單元的浮置柵極與未選擇的存儲(chǔ)器單元的所升壓的區(qū)域之間的電壓差異的絕對(duì)值達(dá)到定義的閾值時(shí)的時(shí)間。
在一個(gè)實(shí)施例中,該方法還包括:將編程脈沖施加到存儲(chǔ)器陣列中的未選擇的存儲(chǔ)器單元,直到閾值時(shí)間為止;以及使未選擇的存儲(chǔ)器單元的電壓電位升壓,直到閾值時(shí)間為止。在一個(gè)實(shí)施例中,編程脈沖在閾值時(shí)間處或閾值時(shí)間附近開始下降到接地電位。而且,在另一實(shí)施例中,閾值是用以禁止未選擇的存儲(chǔ)器單元的不需要的編程的未選擇的存儲(chǔ)器單元的浮置柵極與未選擇的存儲(chǔ)器單元的所升壓的區(qū)域之間的最大電壓差異。
在一個(gè)實(shí)施例中,預(yù)定義的編程脈沖被施加到與所選擇的存儲(chǔ)器單元和未選擇的存儲(chǔ)器單元連接的柵極線。在另一實(shí)施例中,未選擇的存儲(chǔ)器單元的所升壓的區(qū)域包括未選擇的存儲(chǔ)器單元的形成在相應(yīng)襯底上的源極區(qū)域、漏極區(qū)域以及在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域。在一個(gè)實(shí)施例中,所升壓的區(qū)域通過未選擇的存儲(chǔ)器單元的浮置柵極上的電壓電位而被升壓到特定電壓電平。在另一實(shí)施例中,預(yù)定義的編程脈沖的電壓電平設(shè)定得足夠低,以使得在所選擇的存儲(chǔ)器單元正在編程的同時(shí),未選擇的存儲(chǔ)器單元的浮置柵極與所升壓的區(qū)域之間的電壓差異低至足以防止未選擇的存儲(chǔ)器單元的編程。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于賽米布萊恩有限公司,未經(jīng)賽米布萊恩有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011361631.8/2.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲(chǔ)器裝置以及對(duì)其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲(chǔ)器數(shù)據(jù)寫入方法、存儲(chǔ)系統(tǒng)及其控制器
- 對(duì)系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲(chǔ)器接口
- 對(duì)存儲(chǔ)器設(shè)備中的非易失性存儲(chǔ)器和易失性存儲(chǔ)器進(jìn)行同時(shí)存取的技術(shù)
- 存儲(chǔ)裝置
- 控制非易失性存儲(chǔ)器器件的初始化的方法以及存儲(chǔ)器系統(tǒng)
- 非易失性存儲(chǔ)器的檢測(cè)方法及相關(guān)設(shè)備
- 一種數(shù)據(jù)庫讀寫分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





