[發明專利]一種基于時間競爭的同步信號生成電路

有效

• 申請號: 202011361485.9
• 申請日: 2020-11-27
• 公開（公告）號: CN112532241B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 王世晨;陳雷清;彭志輝
• 申請（專利權）人: 溫州大學
• 主分類號: H03L7/18
• 分類號: H03L7/18;G06F13/38;G06F13/42
• 代理公司: 杭州萬合知識產權代理事務所(特殊普通合伙) 33294
• 代理人: 余冬

本發明公開了一種基于時間競爭的同步信號生成電路，包括：控制芯片，其上升沿中斷輸入用于實現對Syn信號上升沿的捕獲，其PWM輸出端口輸出PWM信號，其I/O輸出端口輸出信號CTL_Tri用于控制三態門G1的通斷；三態門G1，其輸入端與所述控制芯片1的PWM輸出端口連接、其控制端與所述控制芯片1的輸出信號CTL_Tri連接，其輸出端與同步信號Syn連接；接線端子J，用于接入/輸出同步信號Syn；電阻R，其一端與所述同步信號Syn連接，另一端與地連接，用于保證同步信號Syn電平的確定性。本發明具有結構簡單，成本低、速度快、抗干擾能力強、可靠性高和實用性好的特點。

技術領域

本發明涉及一種系統同步方法，特別是一種基于時間競爭的同步信號生成電路。

背景技術

在機械、電子、電氣、電力、計算機、化工等控制等領域，通常需要對多個設備進行同步控制。例如：在太陽能發電系統中，逆變器并聯供電時需要同步輸出電壓的相位；在UPS供電時，逆變器并聯供電時同樣需要同步輸出電壓的相位；在多軸數控加工領域，需要對多個自由度的控制器進行同步調節控制。同步控制性能直接關系到系統的輸出性能，甚至關系到系統的安全可靠運行。由此可知，同步信號是實現同步控制的前提條件。

現有的同步信號主要由兩種方案實現：一、外部同步信號方案——外部設備提供一個基準信號作為同步信號。其存在主要問題是可靠性差。一旦同步信號發生器發生故障或丟失，則系統不能實現同步控制，引起整個系統控制紊亂，導致系統故障。二、基于通信總線的同步方案——系統的每個設備通過通信總線將具有唯一特性的識別碼(例如芯片的SN號)發送給其他的設備，并且接收系統其他設備的識別碼。然后，基于系統中所有設備的識別碼，通過特定算法(例如求解識別碼值最大或最小值)確定系統中的主模塊。主模塊就擔負起協調控制整個系統的功能，包括同步、均流、狀態信息上傳和命令下發等。

現有的同步信號產生方法，要么可靠性差，要么需要通信總線組網和復雜的算法，其在成本、可靠性、電路規模、軟件程序復雜性等方面的缺陷均比較突出。

發明內容

本發明的目的在于，提供一種基于時間競爭的同步信號生成電路。本發明具有結構簡單，成本低、速度快、抗干擾能力強、可靠性高和實用性好的特點。

本發明的技術方案：一種基于時間競爭的同步信號生成電路，其特征在于，包括：控制芯片、三態門G1、接線端子J和電阻R；

控制芯片，其上升沿中斷輸入用于實現對Syn信號上升沿的捕獲，其PWM輸出端口輸出PWM信號，其I/O輸出端口輸出信號CTL_Tri用于控制三態門G1的通斷；

三態門G1，其輸入端與所述控制芯片1的PWM輸出端口連接、其控制端與所述控制芯片1的輸出信號CTL_Tri連接，其輸出端與同步信號Syn連接；

接線端子J，用于接入/輸出同步信號Syn；

電阻R，其一端與所述同步信號Syn連接，另一端與地連接，用于保證同步信號Syn電平的確定性。

前述的基于時間競爭的同步信號生成電路中，基于時間競爭的同步信號電路的生成方法按下述步驟進行：

①初始化程序，用于初始化PWM模塊輸出及中斷的設置、Syn丟失定時器設置、上升沿中斷設置和I/O輸出設置；

②PWM溢出中斷處理程序，實現上電延時和對I/O輸出信號CTL_Tri的控制；

③上升沿中斷處理程序，實現對Syn信號上升沿的識別及Syn丟失定時器清零控制；

④yn丟失定時器溢出中斷處理程序，實現相關參數復位，以便重新開始Syn的競爭。

與現有技術相比，具有以下優勢：