[發明專利]一種基于時間競爭的同步信號生成電路

有效

• 申請號: 202011361485.9
• 申請日: 2020-11-27
• 公開（公告）號: CN112532241B
• 公開（公告）日: 2023-03-24
• 發明（設計）人: 王世晨;陳雷清;彭志輝
• 申請（專利權）人: 溫州大學
• 主分類號: H03L7/18
• 分類號: H03L7/18;G06F13/38;G06F13/42
• 代理公司: 杭州萬合知識產權代理事務所(特殊普通合伙) 33294
• 代理人: 余冬

1.一種基于時間競爭的同步信號生成電路，其特征在于，包括：控制芯片、三態門G1、接線端子J和電阻R；

控制芯片，其上升沿中斷輸入用于實現對Syn信號上升沿的捕獲，其PWM輸出端口輸出PWM信號，其I/O輸出端口輸出信號CTL_Tri用于控制三態門G1的通斷；

三態門G1，其輸入端與所述控制芯片1的PWM輸出端口連接、其控制端與所述控制芯片1的輸出信號CTL_Tri連接，其輸出端與同步信號Syn連接；

接線端子J，用于接入/輸出同步信號Syn；

電阻R，其一端與所述同步信號Syn連接，另一端與地連接，用于保證同步信號Syn電平的確定性；

所述控制芯片上設有PWM模塊，PWM模塊的溢出信號OV輸出端連接有PWM輸出控制模塊，PWM輸出控制模塊連接有Syn丟失定時/計數模塊，三態門G1接收PWM輸出控制模塊的輸出信號CTL，控制PWM信號與端子的接通或斷開，起到總線控制開關作用；Syn丟失定時/計數模塊通過判斷Syn連續丟失時間或個數是否達到設定觸發值；若達到設定觸發值，則輸出復位信號Reset信號給PWM輸出控制模塊；PWM輸出控制模塊通過接收PWM模塊的輸出OV、Syn丟失定時/計數模塊的輸出復位信號Reset信號和同步信號Syn，基于時間競爭關系得到輸出控制信號CTL，實現對三態門的通斷控制，進而確定同步信號Syn。

2.根據權利要求1所述的基于時間競爭的同步信號生成電路，其特征在于，基于時間競爭的同步信號電路的生成方法按下述步驟進行：

①初始化程序，用于初始化PWM模塊輸出及中斷的設置、Syn丟失定時器設置、上升沿中斷設置和I/O輸出設置；

②PWM溢出中斷處理程序，實現上電延時和對I/O輸出信號CTL_Tri的控制；

③上升沿中斷處理程序，實現對Syn信號上升沿的識別及Syn丟失定時器清零控制；

④Syn丟失定時器溢出中斷處理程序，實現相關參數復位，以便重新開始Syn的競爭。