[發明專利]提高逐次逼近型模數轉換器參考電壓穩定性的電路

在審

• 申請號: 202011356870.4
• 申請日: 2020-11-27
• 公開（公告）號: CN112187274A
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 杜翎;吳霜毅;李昌紅
• 申請（專利權）人: 成都銘科思微電子技術有限責任公司
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03M1/06
• 代理公司: 成都其高專利代理事務所(特殊普通合伙) 51244
• 代理人: 賈波

本發明公開了提高逐次逼近型模數轉換器參考電壓穩定性的電路，包括P端DAC、N端DAC、比較器、SAR邏輯電路及參考電壓產生電路，還包括參考電壓補償電路，所述參考電壓補償電路設置編碼電路、補償電容控制電路及補償電容陣列，所述編碼電路接入SAR邏輯電路的輸出信號，編碼電路輸出的編碼信號作為補償電容控制電路的輸入信號，補償電容控制電路的輸出信號作為補償電容陣列的電容切換控制信號，參考電壓產生電路與補償電容陣列相連接；本發明利用參考電壓補償電路從參考電壓產生電路所生成的參考電壓中進行額外的電荷抽取進行調節，進而使得整個電路結構從參考電壓中抽取的電荷基本維持恒定，從而達到提高參考電壓穩定性的目的。

技術領域

本發明涉及模擬集成電路技術等領域，具體的說，是提高逐次逼近型模數轉換器參考電壓穩定性的電路。

背景技術

SAR_ADC（逐次逼近型模數轉換器）是ADC（模數轉換器）的一種常見架構。而采用電容陣列的電荷重分布型SAR_ADC由于良好的電容匹配和較低的靜態功耗而成為目前SAR_ADC的主流結構。通常，N位SAR_ADC包含一個N位的二進制電容陣列，即1C、2C、4C、…、2N-1C，其中C為單位電容，2N-1C對應于MSB（最高位），1C對應于LSB（最低位）。

在電力線檢測、繼電器保護、多相電機控制以及一些數據采集系統的應用中，ADC的輸入通常是高壓信號，例如0~10V。為了對高壓信號進行采樣和量化，ADC前端可以采用電阻串分壓的結構，將高壓信號變為0~V_REF（參考電壓）的低壓信號，再由后續的電路進行采樣和量化。另一種方案是利用高壓采樣開關直接將輸入信號采樣到電荷重分配DAC（數模轉換器）的電容上，利用采樣電容與總電容的比例來等效地實現輸入信號的衰減。

后一種設計方案無需讓輸入信號驅動阻性負載，模擬前端無靜態功耗，并且通過改變采樣電容的大小可以方便地調節輸入信號的范圍，因此在高壓SAR_DAC的設計中更具有優勢。

采樣電容可以與量化電容合并，以減小電路的面積。由于采樣電容需要參與采樣和量化，因此其下極板需要有三個開關分別接高壓輸入信號（V_IN）、參考電壓（V_REF）和參考地（REFGND），而這三個開關均必須為高壓開關以實現足夠的耐壓；同時，在開關導通和關閉時，相互之間必須留有足夠的非交疊時間。這些因素都會造成開關控制和驅動電路的復雜和開關速度的降低，不利于提高ADC的轉換速度。

為了避免以上問題，采樣電容可以與量化電容相獨立，只在采樣時接高壓輸入信號，采樣結束后保持接參考地。而所有量化電容的下極板則只需要接參考電壓和參考地，無需高壓開關，從而簡化開關控制和驅動電路，提高ADC的轉換速度。

為了提高SAR_ADC的線性度，避免輸出頻譜上出現諧波，參考電壓必須要足夠穩定，不能隨著輸入信號的變化而變化。而對于上述SAR_ADC而言，在每個量化周期內，DAC電容從參考電壓上抽取的電荷量都與輸入信號相關。如果參考電壓源被抽取的電荷量少，則參考電壓趨向于增大；反之，參考電壓則趨向于減小。盡管參考電壓產生電路通常都有負反饋系統來將參考電壓穩定在設計目標值上，但上述因素所造成的參考電壓的波動通常很小，僅毫伏甚至微伏量級，負反饋電路通常無法將這樣微弱的變化及時消除。對于14位或者16位的高精度SAR_DAC而言，最低位對應的電壓值通常就僅有幾百甚至幾十微伏，因此上述參考電壓的波動已經足以造成ADC性能的下降。

發明內容

本發明的目的在于提供提高逐次逼近型模數轉換器參考電壓穩定性的電路，解決現有ASR_ADC參考電壓穩定性差的不足之處，根據DAC從參考電壓產生電路所生成的參考電壓抽取電荷的大小，利用參考電壓補償電路從參考電壓產生電路所生成的參考電壓中進行額外的電荷抽取進行調節，進而使得整個電路結構從參考電壓中抽取的電荷基本維持恒定，從而達到提高參考電壓穩定性的目的。