[發(fā)明專利]半導體結構及其制備方法在審
| 申請?zhí)枺?/td> | 202011353399.3 | 申請日: | 2020-11-26 |
| 公開(公告)號: | CN112397518A | 公開(公告)日: | 2021-02-23 |
| 發(fā)明(設計)人: | 田志;梁啟超;邵華;陳昊瑜 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L27/11521 | 分類號: | H01L27/11521;H01L21/336;H01L29/788 |
| 代理公司: | 上海思微知識產(chǎn)權代理事務所(普通合伙) 31237 | 代理人: | 曹廷廷 |
| 地址: | 201315*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 結構 及其 制備 方法 | ||
1.一種半導體結構的制備方法,其特征在于,包括:
提供一具有淺溝槽隔離結構的半導體襯底,所述淺溝槽隔離結構在所述半導體襯底中定義出邏輯區(qū)和存儲區(qū),在所述半導體襯底的表面上依次形成有隧穿氧化層、浮柵層和硬掩膜層,所述淺溝槽隔離結構自下至上至少貫穿所述隧穿氧化層和所述浮柵層;
以所述硬掩膜層為掩膜,采用N型離子或者P型離子對所述淺溝槽隔離結構進行離子注入工藝,以形成摻雜后的淺溝槽隔離結構;
對所述摻雜后的淺溝槽隔離結構進行退火處理,以使所述摻雜后的淺溝槽隔離結構中的部分摻雜離子擴散到所述浮柵層中;
去除所述硬掩膜層,以暴露出所述浮柵層和所述摻雜后的淺溝槽隔離結構的頂面;
刻蝕所述存儲區(qū)中的所述浮柵層和/或所述摻雜后的淺溝槽隔離結構,以形成所述存儲區(qū)中所需的各個浮柵極;
在所述存儲區(qū)的各個所述浮柵極上形成柵間介質(zhì)層和控制柵層,以形成所述存儲區(qū)中所需的柵極堆疊結構。
2.如權利要求1所述的半導體結構的制備方法,其特征在于,所述浮柵層的材料包括多晶硅,所述N型離子包括磷、砷和銻中的至少一種,所述P型離子包括硼、氟化硼、銦和鎵中的至少一種。
3.如權利要求1所述的半導體結構的制備方法,其特征在于,所述退火處理的溫度范圍為:900℃~1100℃。
4.如權利要求1所述的半導體結構的制備方法,其特征在于,在形成所述存儲區(qū)中所需的各個浮柵極的步驟中,通過回刻蝕所述摻雜后的淺溝槽隔離結構,以使所述存儲區(qū)中所述淺溝槽隔離結構的頂面低于所述浮柵層的頂面,并使得所述邏輯區(qū)中的摻雜后的淺溝槽隔離結構的頂面保持與所述浮柵層的頂面齊平。
5.如權利要求1所述的半導體結構的制備方法,其特征在于,在形成所述存儲區(qū)中所需的各個浮柵極之后并在形成所述柵極堆疊結構之前,所述制備方法還包括:
去除所述邏輯區(qū)對應的半導體表面上的所述浮柵層、隧穿氧化層,并回刻蝕所述邏輯區(qū)的所述摻雜后的淺溝槽隔離結構至所述半導體襯底的表面,以暴露出所述邏輯區(qū)的半導體襯底的表面。
6.如權利要求1所述的半導體結構的制備方法,其特征在于,提供所述具有淺溝槽隔離結構的半導體襯底的步驟包括:
提供一半導體襯底,并在所述半導體襯底上依次形成隧穿氧化層、浮柵層、硬掩膜層和圖案化的光刻膠層;
以所述圖案化的光刻膠層為掩膜,依次刻蝕所述硬掩膜層、浮柵層、隧穿氧化層和部分厚度的半導體襯底,以形成用于隔離所述邏輯區(qū)和所述存儲區(qū)的淺溝槽;
在所述淺溝槽中填充絕緣隔離介質(zhì)層,以形成所述淺溝槽隔離結構;
去除所述圖案化的光刻膠層。
7.如權利要求6所述的半導體結構的制備方法,其特征在于,所述絕緣隔離介質(zhì)層包括氧化硅,所述硬掩膜層包含氮化硅。
8.如權利要求5所述的半導體結構的制備方法,其特征在于,在所述存儲區(qū)中形成所述柵極堆疊結構之后,還包括:
去除沉積在所述邏輯區(qū)對應的半導體襯底表面上的柵間介質(zhì)層和控制柵層,以暴露出所述邏輯區(qū)對應的半導體襯底的頂表面;或者,
在所述存儲區(qū)的各個所述浮柵極上形成柵間介質(zhì)層和控制柵層,以形成所述存儲區(qū)中所需的柵極堆疊結構的步驟包括:
在所述存儲區(qū)和所述邏輯區(qū)上依次沉積柵間介質(zhì)層和控制柵層;
刻蝕所述控制柵層和所述柵間介質(zhì)層,以去除所述邏輯區(qū)上的柵間介質(zhì)層和控制柵層,并在所述存儲區(qū)的各個所述浮柵極上形成所述柵極堆疊結構。
9.如權利要求1所述的半導體結構的制備方法,其特征在于,所述柵間介質(zhì)層為氧化物、氮化物和氧化物的堆疊結構。
10.一種基于如權利要求1-9中任一權利要求所述的制備方法形成的半導體結構,其特征在于,包括:
具有淺溝槽隔離結構的半導體襯底,所述淺溝槽隔離結構中摻雜有P型離子或N型離子,且所述淺溝槽隔離結構在所述半導體襯底中定義出邏輯區(qū)和存儲區(qū);
柵極堆疊結構,位于所述存儲區(qū)中,所述柵極堆疊結構包括依次堆疊在所述存儲區(qū)的半導體襯底上的隧穿氧化層、浮柵極、柵間介質(zhì)層和控制柵層,所述浮柵極中具有從所述淺溝槽隔離結構中擴散進來的所述P型離子或N型離子。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經(jīng)上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011353399.3/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內(nèi)或其上形成的多個半導體或其他固態(tài)組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉(zhuǎn)換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發(fā)射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





