[發(fā)明專利]封裝件及其形成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011352638.3
• 申請(qǐng)日: 2020-11-27
• 公開（公告）號(hào): CN112420530B
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計(jì)）人: 李維平
• 申請(qǐng)（專利權(quán)）人: 上海易卜半導(dǎo)體有限公司
• 主分類號(hào): H01L21/56
• 分類號(hào): H01L21/56;H01L23/31;H01L25/18;H01L23/488;H01L21/60
• 代理公司: 北京市中倫律師事務(wù)所 11410
• 代理人: 童劍雄

本發(fā)明實(shí)施例提供了一種形成封裝件的方法，所述方法包括：在載體的上方放置第一芯片層，所述第一芯片層包括正面朝上的多個(gè)第一芯片；在所述第一芯片層上放置并組裝第二芯片層，所述第二芯片層包括正面朝上的多個(gè)第二芯片和多個(gè)芯片聯(lián)接器，其中所述多個(gè)第二芯片和所述多個(gè)芯片聯(lián)接器的上方表面具有多個(gè)第一凸點(diǎn)；在所述載體的上方對(duì)所述第一芯片層和所述第二芯片層進(jìn)行模塑處理以形成塑封結(jié)構(gòu)；對(duì)所述塑封結(jié)構(gòu)進(jìn)行減薄處理，以暴露出所述多個(gè)第一凸點(diǎn)；在所述第二芯片層的上方添加重布線層和多個(gè)第二凸點(diǎn)；去除所述載體以形成封裝件主體；以及分割所述封裝件主體以形成多個(gè)所述封裝件。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種封裝件及其形成方法。

背景技術(shù)

目前，半導(dǎo)體集成電路所需的功能越來越多，所需的計(jì)算速度越來越快，在這種形勢(shì)下，業(yè)界已經(jīng)開始在芯片堆疊技術(shù)的研發(fā)上增加投入，以探索在芯片堆疊技術(shù)中更有效的解決方案。然而，傳統(tǒng)的晶圓級(jí)封裝(WLP)技術(shù)無法實(shí)現(xiàn)芯片的堆疊。而在傳統(tǒng)的芯片堆疊技術(shù)中，堆疊大多是在最終組裝中完成的，并且需要利用硅片通孔(TSV，ThroughSilicon Via)、玻璃基板通孔(TGV，Through Glass Via)、塑封層通孔(TMV，Through MoldVia)或者引線鍵合(Wire-bond)等技術(shù)來實(shí)現(xiàn)堆疊芯片間的豎直聯(lián)接。傳統(tǒng)堆疊技術(shù)的封裝工藝較復(fù)雜并且成本較高。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種形成封裝件的方案，該封裝件包含堆疊的多個(gè)芯片。

本發(fā)明的一個(gè)方面提供了一種形成封裝件的方法，所述方法包括：在載體的上方放置第一芯片層，所述第一芯片層包括正面朝上的多個(gè)第一芯片；在所述第一芯片層上放置并組裝第二芯片層，所述第二芯片層包括正面朝上的多個(gè)第二芯片和多個(gè)芯片聯(lián)接器，其中所述多個(gè)第二芯片和所述多個(gè)芯片聯(lián)接器的上方表面具有多個(gè)第一凸點(diǎn)；在所述載體的上方對(duì)所述第一芯片層和所述第二芯片層進(jìn)行模塑處理以形成塑封結(jié)構(gòu)；對(duì)所述塑封結(jié)構(gòu)進(jìn)行減薄處理，以暴露出所述多個(gè)第一凸點(diǎn)；在所述第二芯片層的上方添加重布線層和多個(gè)第二凸點(diǎn)；去除所述載體以形成封裝件主體；以及分割所述封裝件主體以形成多個(gè)所述封裝件。

多個(gè)芯片聯(lián)接器可以是有源聯(lián)接器件或無源聯(lián)接器件。

多個(gè)芯片聯(lián)接器可以被設(shè)置成在豎直方向上包含至少一個(gè)通孔。

封裝件可以包括第一芯片、第二芯片和被分割的芯片聯(lián)接器，其中，所述第二芯片被放置在所述第一芯片的上方并且所述被分割的芯片聯(lián)接器被組裝在所述第一芯片的上方，其中，所述第二芯片能夠通過至少一個(gè)第一凸點(diǎn)、所述重布線層和所述被分割的芯片聯(lián)接器電聯(lián)接至所述第一芯片。

本發(fā)明的另一個(gè)方面提供了一種形成封裝件的方法，所述方法包括：在載體的上方放置第一芯片層，所述第一芯片層包括正面朝上的多個(gè)第一芯片；在所述第一芯片層的上方放置并組裝至少一個(gè)第二芯片層，每個(gè)第二芯片層包括正面朝上的多個(gè)第二芯片以及多個(gè)第一芯片聯(lián)接器；在所述至少一個(gè)第二芯片層上放置并組裝第三芯片層，所述第三芯片層包括正面朝上的多個(gè)第三芯片以及多個(gè)第二芯片聯(lián)接器，其中所述多個(gè)第三芯片和所述多個(gè)第二芯片聯(lián)接器的上方表面具有多個(gè)第一凸點(diǎn)；在所述載體的上方對(duì)所述第一芯片層、所述至少一個(gè)第二芯片層和所述第三芯片層進(jìn)行模塑處理以形成塑封結(jié)構(gòu)；對(duì)所述塑封結(jié)構(gòu)進(jìn)行減薄處理，以暴露出所述多個(gè)第一凸點(diǎn)；在所述第三芯片層的上方添加重布線層和多個(gè)第二凸點(diǎn)；去除所述載體以形成封裝件主體；以及分割所述封裝件主體以形成多個(gè)所述封裝件。

多個(gè)第一芯片聯(lián)接器可以是有源聯(lián)接器件或無源聯(lián)接器件，并且多個(gè)第二芯片聯(lián)接器可以是有源聯(lián)接器件或無源聯(lián)接器件。

多個(gè)第一芯片聯(lián)接器和多個(gè)第二芯片聯(lián)接器可以被設(shè)置成在豎直方向上包含至少一個(gè)通孔。