[發(fā)明專利]封裝件及其形成方法

有效

• 申請?zhí)枺?/td>: 202011352638.3
• 申請日: 2020-11-27
• 公開（公告）號: CN112420530B
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計）人: 李維平
• 申請（專利權(quán)）人: 上海易卜半導(dǎo)體有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L25/18;H01L23/488;H01L21/60
• 代理公司: 北京市中倫律師事務(wù)所 11410
• 代理人: 童劍雄

1.一種形成封裝件的方法，所述方法包括：

在載體的上方放置第一芯片層，所述第一芯片層包括正面朝上的多個第一芯片；

在所述第一芯片層上放置并組裝第二芯片層，所述第二芯片層包括正面朝上的多個第二芯片和多個芯片聯(lián)接器，其中所述多個第二芯片和所述多個芯片聯(lián)接器的上方表面具有多個第一凸點；

在所述載體的上方對所述第一芯片層和所述第二芯片層進行模塑處理以形成塑封結(jié)構(gòu)；

對所述塑封結(jié)構(gòu)進行減薄處理，以暴露出所述多個第一凸點；

在所述第二芯片層的上方添加重布線層和多個第二凸點；

去除所述載體以形成封裝件主體；和

分割所述封裝件主體以形成多個所述封裝件。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述多個芯片聯(lián)接器是有源聯(lián)接器件或無源聯(lián)接器件。

3.根據(jù)權(quán)利要求1所述的方法，其中，所述多個芯片聯(lián)接器被設(shè)置成在豎直方向上包含至少一個通孔。

4.根據(jù)權(quán)利要求1所述的方法，其中，所述封裝件包括第一芯片、第二芯片和被分割的芯片聯(lián)接器，其中，所述第二芯片被放置在所述第一芯片的上方并且所述被分割的芯片聯(lián)接器被組裝在所述第一芯片的上方，其中，所述第二芯片能夠通過至少一個第一凸點、所述重布線層和所述被分割的芯片聯(lián)接器電聯(lián)接至所述第一芯片。

5.一種形成封裝件的方法，所述方法包括：

在載體的上方放置第一芯片層，所述第一芯片層包括正面朝上的多個第一芯片；

在所述第一芯片層的上方放置并組裝至少一個第二芯片層，每個第二芯片層包括正面朝上的多個第二芯片以及多個第一芯片聯(lián)接器；

在所述至少一個第二芯片層上放置并組裝第三芯片層，所述第三芯片層包括正面朝上的多個第三芯片以及多個第二芯片聯(lián)接器，其中所述多個第三芯片和所述多個第二芯片聯(lián)接器的上方表面具有多個第一凸點；

在所述載體的上方對所述第一芯片層、所述至少一個第二芯片層和所述第三芯片層進行模塑處理以形成塑封結(jié)構(gòu)；

對所述塑封結(jié)構(gòu)進行減薄處理，以暴露出所述多個第一凸點；

在所述第三芯片層的上方添加重布線層和多個第二凸點；

去除所述載體以形成封裝件主體；和

分割所述封裝件主體以形成多個所述封裝件。

6.根據(jù)權(quán)利要求5所述的方法，其中，所述多個第一芯片聯(lián)接器是有源聯(lián)接器件或無源聯(lián)接器件，并且所述多個第二芯片聯(lián)接器是有源聯(lián)接器件或無源聯(lián)接器件。

7.根據(jù)權(quán)利要求5所述的方法，其中，所述多個第一芯片聯(lián)接器和所述多個第二芯片聯(lián)接器被設(shè)置成在豎直方向上包含至少一個通孔。

8.根據(jù)權(quán)利要求5所述的方法，其中，所述封裝件包括第一芯片、至少一個第二芯片、第三芯片、至少一個被分割的第一芯片聯(lián)接器和被分割的第二芯片聯(lián)接器，

其中，所述至少一個被分割的第一芯片聯(lián)接器被組裝在所述被分割的第二芯片聯(lián)接器的下方，所述至少一個第二芯片被放置在所述第一芯片的上方，所述第三芯片被放置在所述至少一個第二芯片的上方，

其中，所述第一芯片能夠通過所述至少一個被分割的第一芯片聯(lián)接器和所述被分割的第二芯片聯(lián)接器電聯(lián)接至所述至少一個第二芯片，

所述第一芯片能夠通過所述至少一個被分割的第一芯片聯(lián)接器、所述被分割的第二芯片聯(lián)接器、至少一個第一凸點和所述重布線層電聯(lián)接至所述第三芯片，并且

所述至少一個第二芯片能夠通過所述被分割的第二芯片聯(lián)接器、所述至少一個第一凸點和所述重布線層電聯(lián)接至所述第三芯片，或者所述至少一個第二芯片能夠通過所述至少一個被分割的第一芯片聯(lián)接器、所述被分割的第二芯片聯(lián)接器、所述至少一個第一凸點和所述重布線層電聯(lián)接至所述第三芯片。

9.根據(jù)權(quán)利要求5所述的方法，其中，所述多個第二芯片聯(lián)接器與堆疊在其下的所述多個第一芯片聯(lián)接器能夠一體成型。