[發(fā)明專利]動態(tài)隨機存取存儲器電容器及其制備方法

在審

• 申請?zhí)枺?/td>: 202011349123.8
• 申請日: 2020-11-26
• 公開（公告）號: CN114551411A
• 公開（公告）日: 2022-05-27
• 發(fā)明（設計）人: 陳卓;王盈智;王士欣
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/108;H01L21/8242
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

本發(fā)明提供一種動態(tài)隨機存取存儲器電容器及其制備方法。其中，DRAM電容器包括介電層，所述介電層包括：高介電材料層；和低介電損耗材料層，設置在所述高介電材料層兩側表面。本發(fā)明的DRAM電容器的介電層包括高介電材料層和設置在高介電材料層兩側表面的低介電損耗材料層，高介電材料層可以提高介電層的介電常數，使其具有更好的介電性能；兩側表面設置的低介電損耗材料層可以有效解決高介電材料層的介電損耗，從而實現介電層的高介電常數和低介電損耗的目的。本發(fā)明的DRAM電容器制程簡單，便于工業(yè)化生產。

技術領域

本發(fā)明屬于半導體元件領域，具體涉及一種動態(tài)隨機存取存儲器電容器及其制備方法。

背景技術

隨著電子工業(yè)向多功能化發(fā)展，電子器件的集成化、小型化和高性能化已經成為一種趨勢。對于DRAM電容器來說，其中的介電材料層也越來越薄，不僅工藝制程越來越難達到，還會導致介電損耗也越來越高。

提供一種具有高介電常數和低介電損耗的DRAM電容器介電層成為亟待解決的問題。

發(fā)明內容

為了解決上述問題，本發(fā)明提供一種DRAM電容器及其制備方法。

本發(fā)明一方面提供一種動態(tài)隨機存取存儲器電容器，包括介電層，所述介電層包括：高介電材料層；和低介電損耗材料層，設置在所述高介電材料層兩側表面。

根據本發(fā)明的一實施方式，所述介電層包括一層以上的所述高介電材料層。

根據本發(fā)明的另一實施方式，所述高介電材料層與所述低介電損耗材料層的厚度比為200-100：1，所述低介電損耗材料層的厚度為0.34nm-10nm。

根據本發(fā)明的另一實施方式，所述高介電材料層包括摻雜的介電陶瓷材料，所述摻雜的介電陶瓷材料為Ag、In、Sb、Bi、Ta、La、Nd、Ce中一種或多種金屬摻雜的HfO₂、TiO₂、ZrO₂、CeO₂中一種或多種介電陶瓷材料。

根據本發(fā)明的另一實施方式，以所述摻雜的介電陶瓷材料的總重量計，所述Ag、In、Sb、Bi、Ta、La、Nd、Ce中一種或多種金屬摻雜的摻雜重量含量為1.5％-3.5％。

根據本發(fā)明的另一實施方式，所述低介電損耗材料層包括聚酰亞胺、聚偏氟乙烯、環(huán)氧樹脂、聚苯乙烯、氧化石墨烯中的一種或多種。

本發(fā)明另一方面提供一種動態(tài)隨機存取存儲器電容器的制備方法，包括：S1，形成低介電損耗材料層；S2，在所述低介電損耗材料層上形成高介電材料層；S3，在所述高介電材料層上形成低介電損耗材料層。

根據本發(fā)明的一實施方式，依次重復所述S2、S3步驟至少一次。

根據本發(fā)明的另一實施方式，所述高介電材料層包括摻雜的介電陶瓷材料，通過原子層沉積所述摻雜的介電陶瓷材料形成所述高介電材料層。

根據本發(fā)明的另一實施方式，所述摻雜的介電陶瓷材料為Ag、In、Sb、Bi、Ta、La、Nd、Ce中一種或多種金屬摻雜的HfO₂、TiO₂、ZrO₂、CeO₂中一種或多種介電陶瓷材料。

本發(fā)明的DRAM電容器的介電層包括高介電材料層和設置在高介電材料層兩側表面的低介電損耗材料層，高介電材料層可以提高介電層的介電常數，使其具有更好的介電性能；兩側表面設置的低介電損耗材料層可以有效解決高介電材料層的介電損耗，從而實現介電層的高介電常數和低介電損耗的目的。本發(fā)明的DRAM電容器制程簡單，便于工業(yè)化生產。

附圖說明

通過參照附圖詳細描述其示例實施方式，本發(fā)明的上述和其它特征及優(yōu)點將變得更加明顯。

圖1A是本發(fā)明一實施方式的DRAM電容器的局部剖面示意圖。