[發明專利]一種與標準CMOS工藝兼容的EEPROM存儲單元結構

有效

• 申請號: 202011347608.3
• 申請日: 2020-11-26
• 公開（公告）號: CN112349329B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 萬培元;李珍;陳志杰;楊江;徐建皓
• 申請（專利權）人: 北京工業大學
• 主分類號: G11C16/04
• 分類號: G11C16/04
• 代理公司: 北京思海天達知識產權代理有限公司 11203
• 代理人: 沈波

1.一種與標準CMOS工藝兼容的EEPROM存儲結構，其特征在于：該結構包括：存儲單元陣列及讀出電路；所述的存儲單元陣列包括三個MOS管，所述的三個MOS管包括PMOS管M1、PMOS管M2和NMOS管M3；所述的PMOS管M1充當控制柵-浮柵電容，所述的PMOS管M2充當浮柵-溝道區電容，所述的PMOS管M1的源端與M1管的漏端相連，所述的PMOS管M1的源端與輸入信號VDD相連，所述的PMOS管M1的柵極與所述的PMOS管M2的柵極相連；所述的PMOS管M2的源端與M2管的漏端相連，所述的PMOS管M2的源端與輸入信號Vin相連；所述的NMOS管M3的柵極與所述的PMOS管M1和所述的PMOS管M2的柵極相連，所述的NMOS管M3的漏端與所述的讀出電路中的一個NMOS管N1的漏端相連，所述的NMOS管M3的源端與地相連；

所述的讀出電路是利用浮柵上存儲的電荷控制一個預充電電容的泄電通路是否導通；所述的NMOS管N1的源端與電容C的一端及開關S1和開關S2的一端相連，所述的電容C的另一端與地相連，所述的開關S1的另一端與輸入電流源I_B相連，所述的開關S2的另一端與反相器的一端相連，所述的反相器的另一端與輸出DOUT相連。

2.根據權利要求1所述的一種與標準CMOS工藝兼容的EEPROM存儲結構，其特征在于：在對器件進行編程時，控制柵極上施加的電壓引起多晶硅-氧化層-硅結構的能帶發生變化，產生柵極的隧穿電流；從機理上將隧穿分為兩種，即F-N隧穿和直接隧穿，F-N隧穿效應是EEPROM存儲單元編程和擦除操作。

3.根據權利要求2所述的一種與標準CMOS工藝兼容的EEPROM存儲結構，其特征在于：當加在MOS電容氧化層上的電壓Vox大于硅和二氧化硅之間形成的勢壘高度φox時，電子獲得足夠的勢能上升到三角形勢壘區域，并在電場作用下穿過勢壘層，形成F-N隧穿效應；當浮柵管發生F-N隧穿效應時，電子注入浮柵或從浮柵流出，編程電壓需要減小。

4.根據權利要求1所述的一種與標準CMOS工藝兼容的EEPROM存儲結構，其特征在于：存儲單元的三個MOS管中，其中PMOS管M1和PMOS管M2的柵極連在一起，充當EEPROM結構晶體管中的浮柵；其中NMOS管M3的柵極與浮柵連接在一起，在EEPROM工作過程中，其源端接地電位；在編寫過程中，在VDD和Vin之間施加高壓使PMOS管M1發生F-N隧穿效應；通過隧穿效應產生的電荷存儲在浮柵上，表現為寫入數據0和1，然后通過讀出電路預充電電容上存儲電荷信息，如果電荷釋放掉了，說明浮柵上存儲的是正電荷，如果預充電電容內的電荷沒有釋放，說明浮柵上存儲的是負電荷，以此來識別寫入的數據。