[發明專利]一種與標準CMOS工藝兼容的EEPROM存儲單元結構

有效

• 申請號: 202011347608.3
• 申請日: 2020-11-26
• 公開（公告）號: CN112349329B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 萬培元;李珍;陳志杰;楊江;徐建皓
• 申請（專利權）人: 北京工業大學
• 主分類號: G11C16/04
• 分類號: G11C16/04
• 代理公司: 北京思海天達知識產權代理有限公司 11203
• 代理人: 沈波

本發明公開了一種與標準CMOS工藝兼容的EEPROM存儲單元結構，該結構包括：存儲單元陣列及讀出電路。所述的存儲單元陣列包括三個MOS管，所述的三個MOS管包括PMOS管M1、PMOS管M2和NMOS管M3。所述的PMOS管M1充當控制柵?浮柵電容，所述的PMOS管M2充當浮柵?溝道區電容。所述的NMOS管M3的柵極與所述的PMOS管M1和所述的PMOS管M2的柵極相連。所述的讀出電路是利用浮柵上存儲的電荷控制一個預充電電容的泄電通路是否導通。本發明采用標準CMOS工藝，無需額外的掩膜或工藝，極大的降低制造成本，且EEPROM存儲機制擁有良好的耦合系數，從而擁有更高的處理速度。同時根據不同的操作模式選擇不同的晶體管，從而提升EEPROM存儲器的性能，增強EEPROM的可靠性。

技術領域

本發明涉及一種與標準CMOS工藝兼容的EEPROM存儲器的存儲單元結構，主要應用范圍是小容量數據存儲、低成本應用等方面,屬于半導體技術領域。

背景技術

隨著半導體技術日益成熟，超大規模集成電路也在近幾十年的時間內進入飛速發展時期，日新月異的電子產品也慢慢融入到人們的日常生活中，其中存儲器的涉及尤為廣泛。隨著電子系統集成度的增加，非易失性存儲器的重要性日益提升，現在市面上使用較為廣泛的非易失性存儲器主要包含EEPROM和Flash這兩類。而EEPROM以其自身具有電可擦寫，可編程的特點，使用靈活且可靠性高，在市場上表現出巨大的優勢。EEPROM相比于Flash存儲器而言，其功耗更低，擦寫更方便；在射頻標簽RFID、IC智能卡等這類小容量、低功耗的應用場合，EEPROM的地位在一定時期內還是無人可撼。

目前主流的EEPROM制造工藝為傳統的浮柵型EEPROM工藝，結構為浮柵隧道氧化物結構，該結構有兩層柵，分別為控制柵和浮柵，浮柵被隔離在絕緣氧化層中，存儲的電荷通過隧穿效應注入，可實現數據的永久存儲。但由于傳統的EEPROM工藝制造需要多層多晶硅，不同的柵氧化層厚度，以及需要調整不同的摻雜濃度等等，都增加了工藝的復雜性和成本，阻礙了傳統的非易失性存儲器嵌入到標準CMOS集成電路工藝中。基于以上原因，與標準CMOS工藝兼容的EEPROM結構應運而生，作為一種新型的EEPROM結構，它將EEPROM的控制柵-浮柵電容和浮柵-溝道區電容制作在同一層上，把晶體管的柵極連接在一起模擬傳統結構中的柵極，可與標準的CMOS工藝兼容，這樣就不需要額外的掩膜或工藝步驟，在成本和工藝復雜性等方面使該器件具有很大的優勢。

國內外半導體領域的專家對與標準CMOS工藝兼容的EEPROM結構已經進行了深入的研究，目前現有與標準CMOS工藝兼容的EEPROM存儲器結構主要為：兩管結構和三管結構。其中兩管結構意為由兩個晶體管組成，包括控制管和隧穿管，在執行擦寫操作時，在隧穿管上產生隧穿電流，從而完成對浮柵上電子的注入或擦除。兩管結構將讀取管與隧穿管復用，具有較少的器件，因此面積消耗較少。但由于在擦除時位線上存在高電壓，因此外圍電路設計復雜。三管結構意為由三個晶體管組成，包括控制管、隧穿管和讀取管。在其編程時電子從讀取管的溝道注入到浮柵上，擦除時電子則從浮柵被抽取到隧穿管的溝道中。三管結構外圍電路的設計要簡單很多，是目前主流的單元結構。目前現有技術的編程速度及可靠性還有待提高。本發明編程操作和擦除操作由單元管內不同部分分別完成，從而獲得更高的可靠性；另外，采用標準CMOS工藝，大幅降低了芯片的工藝成本。本發明能夠克服現有技術的不足，進一步改善與標準CMOS工藝兼容的EEPROM存儲器的性能。

發明內容

本發明對與標準CMOS工藝兼容的EEPROM存儲單元結構進行了改進，通過隧穿管發生F-N隧穿效應，獲得更高的編程速度。而且不同的操作模式選用的晶體管不同，可以延長晶體管的壽命，從而增加存儲結構的可靠性。

上述的目的通過以下的技術方案實現：