[發明專利]一種基于FPGA的編碼器濾波算法

有效

• 申請號: 202011344154.4
• 申請日: 2020-11-25
• 公開（公告）號: CN112629570B
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 陳誠
• 申請（專利權）人: 武漢先同科技有限公司
• 主分類號: G01D5/245
• 分類號: G01D5/245
• 代理公司: 北京匯信合知識產權代理有限公司 11335
• 代理人: 盧亮輝

本發明提供一種基于FPGA的編碼器濾波算法，包括以下步驟：增量式編碼器；FPGA；空閑狀；計數狀；判決狀，該裝置濾波效果好，能夠完全濾除低于設定脈寬閾值的干擾信號，并對有用信號的邊沿不產生影響；濾波的脈寬閾值靈活可配置，根據不同的應用場合選擇不同的脈寬閾值即可移植使用，該濾波算法消耗的邏輯資源極少。

技術領域

本發明涉及基于FPGA的編碼器濾波算法設備領域，具體為一種基于FPGA的編碼器濾波算法。

背景技術

編碼器作為常見傳感器的一種，主要用于檢測機械運動的角度、距離、速度、位置或計數，是一種高集成度的數字化檢測裝置，其具有精度高、響應快、分辨率高、性能可靠等優點，近些年來，編碼器已經發展為一種成熟的高性能、多規格的系列工業化產品，主要應用于各類數字電子電路中，凡是需要檢測、伺服控制的產品都可用到編碼器，光電編碼器根據輸出脈沖的方式和光電碼盤刻度方法的不同，可以分為增量式光電編碼器、絕對式光電編碼器以及復合式光電編碼器三大類，在實際的工業應用中，增量式光電編碼器經常與大型機電設備協同工作，電磁環境較為復雜，編碼器的輸出信號也比較容易受到干擾產生毛刺，從而導致誤檢測，影響了系統的控制精度。

發明內容

針對現有技術存在的不足，本發明目的是提供一種基于FPGA的編碼器濾波算法，以解決上述背景技術中提出的問題,本發明結構新穎，使用時基于FPGA的編碼器濾波消抖算法用于濾除編碼器在實際工作中產生的尖峰干擾，提高編碼器檢測的可靠性。

為了實現上述目的，本發明是通過如下的技術方案來實現：一種基于FPGA的編碼器濾波算法，包括以下步驟：

步驟一：進入到增量式器的內部，增量式編碼器的工作頻率一般小于10KHz，即周期大于100US，相鄰兩個邊沿的時間大于50US；而干擾脈沖的寬度一般小于4US，因此，我們可以選定一個閾值，例如5US，并在軟件中檢測編碼器信號中相鄰兩個邊沿的時間寬度，將寬度低于5US的脈沖剔除，即可得出純凈的編碼器信號；

步驟二：使編碼器信號進入到FPGA實現濾波算法的狀態機內部；

步驟三：系統復位后首先進入到空閑狀態；

步驟四：當檢測到跳變，系統進入到計數狀態；并在計數狀態下不停的檢測是否還有跳變的到來；

步驟五：當計數值達到5US時，系統進入到判決狀態。

作為本發明的一種優選方式，所述步驟四如果有跳變則計數器清零重新計數。

作為本發明的一種優選方式，所述步驟五判斷當前值S2和跳變之前的狀態值S1是否相等，并返回空閑狀態。

本發明的有益效果：

1.該基于FPGA的編碼器濾波算法濾波效果好，能夠完全濾除低于設定脈寬閾值的干擾信號，并對有用信號的邊沿不產生影響。

2.該基于FPGA的編碼器濾波算法濾波的脈寬閾值靈活可配置，根據不同的應用場合選擇不同的脈寬閾值即可移植使用，該濾波算法消耗的邏輯資源極少。

附圖說明

圖1為本發明一種基于FPGA的編碼器濾波算法的結構示意圖；

圖2為本發明一種基于FPGA的編碼器濾波算法的理想波形的結構示意圖；

圖3為本發明一種基于FPGA的編碼器濾波算法的實際波形的結構示意圖；

圖4為本發明一種基于FPGA的編碼器濾波算法的FPGA實現濾波算法的狀態機跳轉圖；

具體實施方式

為使本發明實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體實施方式，進一步闡述本發明。