[發明專利]時間解交錯電路與方法

在審

• 申請號: 202011337016.3
• 申請日: 2016-06-30
• 公開（公告）號: CN112395214A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 王俊杰
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;葉明川

時間解交錯電路與時間解交錯方法，系藉由將多筆時間交錯數據寫入及讀出一第一存儲器及一第二存儲器以進行時間解交錯處理。時間解交錯方法包含：自該多筆時間交錯數據中選取一筆第一時間交錯數據及一筆第二時間交錯數據，該筆第一時間交錯數據與該筆第二時間交錯數據具有相同的一延遲長度；將該筆第一時間交錯數據寫入該第一存儲器；以及將該筆第二時間交錯數據寫入該第二存儲器；其中，該第一存儲器系以一位寬度為存取單位，且該第二存儲器的存取單位小于該位寬度。

本申請是申請日為2016年06月30日，申請號為201610504245.7，發明名稱為“時間解交錯電路與方法”的專利申請的分案申請。

技術領域

本發明是關于時間解交錯(time de-interleaving)電路與方法，尤其是關于回旋(convolutional)方式的時間解交錯電路與方法。

背景技術

ISDB-T(Integrated Services Digital Broadcasting，綜合數字服務廣播)信號的接收端采用回旋的時間解交錯方法，一般而言，時間交錯數據(即前級頻率解交錯后所產生的數據)分為13組，每組中又可依據不同的延遲長度細分為n段(不同傳輸模式具有不同的n值，如表1所示)，同一段中的多筆數據經歷相同的延遲，13組時間交錯數據可以分成三各階層(Layer)，每個階層使用獨立的時間交錯長度I。圖1為接收端進行時間解交錯處理的方塊示意圖。如圖所示，13組時間交錯數據系分別對應13個回旋解交錯單元110，每個回旋解交錯單元用來處理一組數據，n個路徑分別對應前述的n段數據，依據規范，路徑i的延遲長度d_i可以表示如下(以傳輸模式1為例，i＝0～95)：

d_i＝I×(95-((i×5)mod 96)) (1)

I為時間交錯長度(time interleaving length)，各傳輸模式提供多個時間交錯長度I(如表1所示)。實際上，該些回旋解交錯單元110的時間解交錯處理可藉由讀寫一存儲器來實現，每個路徑所對應的存儲器的大小與該路徑的延遲長度成正比。假設每筆數據DX_p，q(X為回旋解交錯單元110的編號，p為某一回旋解交錯單元110中的路徑編號，q代表該筆數據在該段中的順序)的數據量(即碼字長(code-word length))為21位(例如正交分頻多工(OFDM)的同相(In-phase)分量占7位、正交(Quadrature)分量占7位以及CSI(channelstate information，信道狀態信息)占7位)，當存儲器以位寬度(bit width)為128位的動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)實作時，則寫入每筆數據DX_p,q時，實際上在存儲器中便造成107(＝128-21)位的浪費。這在存儲器資源可貴的整合系統中成為一個嚴重的問題。

表1：(不同的傳輸模式具有不同的參數，例如調變方式、碼率(code rate)等等)