[發明專利]時間解交錯電路與方法

在審

• 申請號: 202011337016.3
• 申請日: 2016-06-30
• 公開（公告）號: CN112395214A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: 王俊杰
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 趙平;葉明川

1.一種時間解交錯方法，藉由將多筆時間交錯數據寫入及讀出一儲存單元以進行時間解交錯處理，該方法包含：

自該多筆時間交錯數據中選取K筆，該K筆時間交錯數據具有相同的一延遲長度，K為大于1的整數；

產生一待寫入數據，該待寫入數據包含該K筆時間交錯數據；以及

在同一次的寫入程序中，將該待寫入數據寫入該儲存單元；

其中該儲存單元的一位寬度大于等于該待寫入數據的數據量。

2.如權利要求1所述的時間解交錯方法，其特征在于，該K筆時間交錯數據分別選自K組時間交錯數據組，該K組時間交錯數據組對應相同的時間交錯長度。

3.如權利要求1所述的時間解交錯方法，其特征在于，更包含：

依據一筆該時間交錯數據的數據量及該儲存單元的該位寬度決定該K值。

4.如權利要求3所述的時間解交錯方法，其特征在于，該K值為小于該位寬度除以一筆該時間交錯數據的數據量所得的商的最大整數。

5.如權利要求1所述的時間解交錯方法，其特征在于，該儲存單元包含一第一存儲器及一第二存儲器，該第一存儲器以該位寬度為存取單位且儲存該待寫入數據，該第二存儲器的存取單位小于該位寬度，該方法更包含：

選取一筆目標時間交錯數據，該目標時間交錯數據與該K筆時間交錯數據具有相同的該延遲長度；以及

將該目標時間交錯數據寫入該第二存儲器。

6.一種時間解交錯電路，包含：

一緩存單元，用來緩存多筆時間交錯數據；

一儲存單元；以及

一控制單元，耦接該緩存單元及該儲存單元，自該緩存單元中選取K筆時間交錯數據以構成一待寫入數據，并且于同一次的寫入程序中，將該待寫入數據寫入該儲存單元；

其中，該K筆時間交錯數據具有相同的一延遲長度，K為大于1的整數，且該儲存單元的一位寬度大于等于該待寫入數據的數據量。