[發明專利]具有屏蔽柵溝槽結構的半導體器件及其制造方法

有效

• 申請號: 202011333544.1
• 申請日: 2020-11-25
• 公開（公告）號: CN112133759B
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 李艷旭
• 申請（專利權）人: 中芯集成電路制造（紹興）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種具有屏蔽柵溝槽的半導體器件的制造方法，其特征在于，包括以下步驟：

提供襯底，在所述襯底中分別形成有第一溝槽和第二溝槽，且所述第一溝槽的寬度大于所述第二溝槽的寬度；

在所述第一溝槽和所述第二溝槽的內表面上形成場氧化層并填充第一多晶硅層；

回刻蝕所述場氧化層，以在所述第一溝槽的上部和所述第二溝槽的上部中分別形成暴露出部分高度的所述第一多晶硅層的縫隙；

對所述第一多晶硅層和所述襯底同步熱氧化，以將所述第二溝槽的上部中被所述縫隙暴露的所述第一多晶硅層全部轉化為犧牲氧化層，并將所述第一溝槽的上部中被所述縫隙暴露的所述第一多晶硅層的部分厚度轉化為犧牲氧化層；

去除所述犧牲氧化層，并使得所述第一溝槽的上部中保留的所述第一多晶硅層與所述第一溝槽的下部中的所述第一多晶硅層電連接，以在所述第一溝槽中形成溝槽多晶硅，在所述第二溝槽中形成屏蔽柵；

對所述襯底、所述溝槽多晶硅和所述屏蔽柵暴露出的表面進行同步熱氧化，以一步形成柵氧化層和柵間氧化層；

在所述第一溝槽和所述第二溝槽中填充第二多晶硅層，以形成多晶硅柵和分柵。

2.如權利要求1所述的制造方法，其特征在于，在形成所述多晶硅柵和所述分柵之后，還包括：對所述第一溝槽和所述第二溝槽外圍的襯底進行N型和/或P型離子注入，以形成阱區和/或源區。

3.如權利要求2所述的制造方法，其特征在于，形成所述源區之后，還包括：將所述溝槽多晶硅與所述源區電性連接，以使得所述溝槽多晶硅作為源極連接電極。

4.如權利要求3所述的制造方法，其特征在于，將所述溝槽多晶硅與所述源區電性連接的步驟包括：

沉積層間介質層，所述層間介質層覆蓋所述多晶硅柵、所述分柵和所述源區；

在所述層間介質層中形成多個導電插塞并在所述層間介質層上形成源極金屬層和柵極金屬層，所述源極金屬層通過相應的所述導電插塞與所述溝槽多晶硅和所述源區電性連接，所述柵極金屬層通過相應的導電插塞與所述多晶硅柵電性連接。

5.如權利要求1所述的制造方法，其特征在于，所述分柵浮置。

6.如權利要求1所述的制造方法，其特征在于，在所述第一溝槽和所述第二溝槽的內表面上形成場氧化層的步驟包括：首先，通過熱氧化工藝在所述第一溝槽和所述第二溝槽的內表面以及所述襯底的上表面上形成第一氧化層；然后，通過化學氣相沉積工藝在所述第一氧化層的表面上形成第二氧化層。

7.如權利要求1所述的制造方法，其特征在于，在所述第一溝槽和所述第二溝槽中填充所述第一多晶硅層的步驟包括：

通過多晶硅沉積工藝，向所述第一溝槽和所述第二溝槽中沉積第一多晶硅層，沉積的第一多晶硅層至少填滿所述第一溝槽和所述第二溝槽；

平坦化所述第一多晶硅層的頂面至暴露出所述場氧化層的頂面。

8.如權利要求1所述的制造方法，其特征在于，通過濕法刻蝕工藝回刻蝕所述場氧化層，和/或，通過濕法刻蝕工藝去除所述犧牲氧化層。

9.一種具有屏蔽柵溝槽的半導體器件，其特征在于，其采用權利要求1~7中任一項所述的具有屏蔽柵溝槽的半導體器件的制造方法形成，所述半導體器件包括：

襯底，所述襯底中分別形成有第一溝槽和第二溝槽，且所述第一溝槽的寬度大于所述第二溝槽的寬度；

屏蔽柵和多晶硅柵，所述屏蔽柵填充在所述第二溝槽的底部，所述多晶硅柵填充在所述第二溝槽中且堆疊在所述屏蔽柵的上方，所述屏蔽柵、所述多晶硅柵和所述襯底兩兩之間絕緣隔離；

溝槽多晶硅和分柵，所述溝槽多晶硅填充在所述第一溝槽中，所述分柵填充在所述第一溝槽中且圍繞在所述溝槽多晶硅的頂部側壁上，所述溝槽多晶硅、所述分柵和所述襯底兩兩之間絕緣隔離。

10.如權利要求9所述的半導體器件，其特征在于，各個所述第一溝槽的外圍的襯底中均形成有源區，所述溝槽多晶硅為源極連接電極，所述屏蔽柵通過所述溝槽多晶硅與所述源區電性連接。