[發明專利]具有屏蔽柵溝槽結構的半導體器件及其制造方法

有效

• 申請號: 202011333544.1
• 申請日: 2020-11-25
• 公開（公告）號: CN112133759B
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 李艷旭
• 申請（專利權）人: 中芯集成電路制造（紹興）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供了一種具有屏蔽柵溝槽的半導體器件及其制造方法，通過先在襯底中形成寬度不同的溝槽，并在各個溝槽中覆蓋場氧化層并填充第一多晶硅層后，回刻蝕場氧化層，并對填充在溝槽中的第一多晶硅層和襯底進行同步氧化，以形成犧牲氧化層，進而在去除犧牲氧化層后形成高度不同的溝槽多晶硅和屏蔽柵，然后通過一步氧化形成工藝來形成溝槽側壁的柵氧化層以及相應的柵極之間所需的柵間氧化層，之后在填充第二多晶硅層后形成位于較寬的溝槽中的分柵以及位于較窄溝槽中的多晶硅柵。本發明可以節省用于在較窄的溝槽中制作高度較低的屏蔽柵時所需的光罩，進而降低了光罩成本。

技術領域

本發明涉及集成電路制作技術領域，特別涉及一種具有屏蔽柵溝槽的半導體器件及其制造方法。

背景技術

具有屏蔽柵溝槽（Shield Gate Trench，SGT）結構的功率MOSFET器件是目前最先進的功率MOSFET器件技術，能夠同時實現低導通電阻(Rdson)和低反向恢復電容(Crss)，從而同時降低了系統的導通損耗和開關損耗，提高了系統使用效率。

請參考圖1，現有的一種傳統的具有SGT結構的 MOSFET器件，其襯底100中通常形成有兩種溝槽101a、101b，溝槽101a中的SGT結構包括填充在溝槽101a的底部的屏蔽柵102a以及填充在溝槽101a的上部中的多晶硅柵104，屏蔽柵102a和多晶硅柵104通過氧化層103隔離開來，而溝槽101b的SGT結構中包括溝槽多晶硅102b（可以稱為源線多晶硅），該溝槽多晶硅102b通過和屏蔽柵102a采用同一道多晶硅沉積工藝形成，且溝槽多晶硅102b幾乎填滿溝槽101b，溝槽多晶硅102b與襯底100也通過氧化層103隔離開，且其頂部被層間介質層105掩埋覆蓋。層間介質層105還覆蓋在襯底100和其余溝槽101a上，若干導電插塞106貫穿在層間介質層105，層間介質層105表面上的源極金屬層107a通過相應的導電插塞106與溝槽多晶硅102b以及襯底100（實際上是溝槽101a外圍的源區）電性連接在一起，以使得屏蔽柵102a、溝槽多晶硅102b同步接入源極電位，柵極金屬層107b通過相應的導電插塞106與多晶硅柵104電性連接，以接入相應的柵極電位。

上述的具有SGT結構的 MOSFET器件結構中，制作屏蔽柵102a、溝槽多晶硅102b、多晶硅柵104等結構，通常至少需要借助6層或7層光罩（mask）來進行光刻和刻蝕，才可以實現，工藝復雜，光罩成本高。

發明內容

本發明的目的在于提供一種具有屏蔽柵溝槽的半導體器件及其制造方法，能夠在達到所需的器件功能的基礎上，減少使用的光罩，進而降低成本。

為解決實現上述問題，本發明提供一種具有屏蔽柵溝槽的半導體器件的制造方法，包括以下步驟：

提供襯底，在所述襯底中分別形成有第一溝槽和第二溝槽，且所述第一溝槽的寬度大于所述第二溝槽的寬度；

在所述第一溝槽和所述第二溝槽的內表面上形成場氧化層并填充第一多晶硅層；

回刻蝕所述場氧化層，以在所述第一溝槽和所述第二溝槽中分別形成暴露出部分高度的所述第一多晶硅層的縫隙；

對所述第一多晶硅層和所述襯底同步熱氧化，以將所述第二溝槽中被所述縫隙暴露的所述第一多晶硅層全部轉化為犧牲氧化層，并將所述第一溝槽中被所述縫隙暴露的所述第一多晶硅層的部分厚度轉化為犧牲氧化層；

去除所述犧牲氧化層，以在所述第一溝槽中形成溝槽多晶硅，在所述第二溝槽中形成屏蔽柵；

對所述襯底、所述溝槽多晶硅和所述屏蔽柵暴露出的表面進行同步熱氧化，以一步形成柵氧化層和柵間氧化層；

在所述第一溝槽和所述第二溝槽中填充第二多晶硅層，以形成多晶硅柵和分柵。