[發明專利]封裝器件

在審

• 申請號: 202011320455.3
• 申請日: 2020-11-23
• 公開（公告）號: CN112864137A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 余振華;劉重希;蔡豪益;郭庭豪;賴季暉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/367;H01L23/40
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 王素琴

本公開的各種實施例涉及一種封裝器件。實施例包含第一封裝組件，第一封裝組件包含第一集成電路管芯和至少部分地包圍第一集成電路管芯的第一密封體。器件還包含位于第一密封體上且耦合到第一集成電路管芯的重布線結構。器件還包含耦合到第一集成電路管芯的第一熱模塊。器件還包含接合到第一封裝組件的第二封裝組件，第二封裝組件包含附接到第一封裝組件的電源模塊，電源模塊包含有源器件。器件還包含耦合到電源模塊的第二熱模塊。器件還包含從第二熱模塊的頂部表面延伸到第一熱模塊的底部表面的機械支架，機械支架物理接觸第一熱模塊和第二熱模塊。

背景技術

半導體行業已經由于多種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的持續改進而經歷快速增長。主要來說，最小特征大小的反復減小已經帶來集成密度的改進，這允許將更多組件集成到給定區域中。隨著對縮小的電子器件的需求的增長，對半導體管芯的更小和更有創造性的封裝技術的需求也已經出現。這些封裝系統的實例是疊層封裝(package-on-package；PoP)技術。在PoP器件中，頂部半導體封裝堆疊在底部半導體封裝的頂部上以提供高水平的集成和組件密度。PoP技術通常能夠在印刷電路板(printed circuit board；PCB)上生產功能增強和小占據面積的半導體器件。

發明內容

本申請的一些實施例提供一種封裝器件，包括：第一封裝組件，包括：第一集成電路管芯；第一密封體，至少部分地包圍所述第一集成電路管芯；以及重布線結構，位于所述第一密封體上且耦合到所述第一集成電路管芯；第一熱模塊，耦合到所述第一集成電路管芯；第二封裝組件，接合到所述第一封裝組件，所述第二封裝組件包括：電源模塊，附接到所述第一封裝組件，所述電源模塊包括有源器件；第二熱模塊，耦合到所述電源模塊；以及機械支架，從所述第二熱模塊的頂部表面延伸到所述第一熱模塊的底部表面，所述機械支架物理接觸所述第一熱模塊和所述第二熱模塊。

附圖說明

結合附圖閱讀以下具體實施方式會最好地理解本公開的各方面。應注意，根據業界中的標準慣例，各種特征未按比例繪制。實際上，為了論述清楚起見，可任意增大或減小各種特征的尺寸。

圖1到圖19示出根據一些實施例的在用于形成封裝的工藝期間的中間步驟的橫截面視圖。

圖20示出根據一些實施例的在用于形成封裝器件的工藝期間的中間步驟的橫截面視圖。

圖21示出根據一些實施例的在用于形成封裝器件的工藝期間的中間步驟的橫截面視圖。

圖22示出根據一些實施例的在用于形成封裝器件的工藝期間的中間步驟的橫截面視圖。

圖25和圖26示出根據一些實施例的在用于形成封裝器件的工藝期間的中間步驟的橫截面視圖。

圖23、圖24以及圖27示出根據一些實施例的封裝器件的俯視圖。

圖28示出根據一些實施例的封裝器件的橫截面視圖。

具體實施方式

以下公開內容提供用于實施本發明的不同特征的許多不同實施例或實例。下文描述組件和布置的具體實例來簡化本公開。當然，這些組件和布置只是實例且并不意欲為限制性的。舉例來說，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征與第二特征直接接觸地形成的實施例，且還可包含額外特征可在第一特征與第二特征之間形成以使得第一特征與第二特征可不直接接觸的實施例。另外，本公開可在各種實例中重復圖式元件符號和/或字母。這種重復是出于簡化和清楚的目的且本身并不指示所論述的各種實施例和/或配置之間的關系。