[發明專利]一種晶圓系統級三維扇出型封裝結構及其制作方法

在審

• 申請號: 202011310588.2
• 申請日: 2020-11-20
• 公開（公告）號: CN112289742A
• 公開（公告）日: 2021-01-29
• 發明（設計）人: 陳彥亨;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/56;H01L23/31;H01L23/535;H01L25/04;H01L25/16
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 劉星

本發明提供一種晶圓系統級三維扇出型封裝結構及其制作方法，該方法包括以下步驟：形成重新布線層，其包括相對設置的第一面與第二面；形成導電連接柱于重新布線層的第二面；將貼片元件接合于重新布線層的第二面；形成塑封層于重新布線層的第二面；減薄塑封層；形成多個焊料凸點于塑封層背離重新布線層的一側；切割重新布線層及塑封層，得到多個第一封裝體；將第二封裝體接合于第一封裝體的重新布線層的第一面。本發明采用晶圓級封裝在重新布線層的一面將貼片元件塑封，并切割得到多個第一封裝體，再將第二封裝體接合于重新布線層的另一面，得到雙面塑封系統級封裝結構，能夠增加扇出型封裝結構的功能整合性，提升單一芯片功能及效率，并優化體積。

技術領域

本發明屬于半導體封裝領域，涉及一種晶圓系統級三維扇出型封裝結構及其制作方法。

背景技術

隨著5G通訊和人工智能(AI)時代的到來，應用于此類相關領域的芯片所要傳輸和高速交互處理的數據量非常巨大，該類芯片通常具有數量巨大的pad引腳(幾百甚至上千個)、超精細的管腳大小和間距(幾個微米甚至更小)。另一方面，移動互聯網以及物聯網方面的需求越來越強勁，電子終端產品的小型化和多功能化成為產業發展的大趨勢。如何將多個不同種類的高密度芯片集成封裝在一起構成一個功能強大且體積功耗又比較小的系統或者子系統，成為半導體芯片先進封裝領域的一大挑戰。

目前針對此類高密度芯片的多芯片集成封裝，業界通常都是采用硅穿孔(TSV)、硅轉接板(Si interposer)等方式進行，從而把芯片的超精細引腳進行引出和有效互聯從而形成一個功能模塊或者系統，但該技術的成本比較高，從而大大局限了它的應用范圍。

隨著人們對更高功能、更好的性能和更高的能源效率、更低的制造成本和更小的尺寸的不斷需求，扇出晶圓級封裝(FOWLP)技術已經成為滿足電子設備對移動和網絡應用需求的最有前途的技術之一。扇出型封裝技術采用重構晶圓和重新布線RDL的方式為實現多芯片的集成封裝提供了很好的平臺，但是現有的扇出型封裝技術中由于布線精度有限從而使得封裝體的面積較大厚度較高，而且存在工序繁多、可靠性不高等諸多問題。

為適應微電子封裝技術的多功能、小型化、便攜式、高速度、低功耗和高可靠性發展趨勢，系統級封裝SIP(System In Package)技術作為新興異質集成技術，成為越來越多芯片的封裝形式，系統級封裝是將多種功能芯片和元器件集成在一個封裝內，從而實現一個完整的功能。系統級封裝是一種新型封裝技術，具有開發周期短，功能更多，功耗更低，性能更優良、成本價格更低，體積更小，質量輕等優點。

然而，隨著對封裝組件及功能越來越高的需求，現有的系統級封裝會占用越來越大的面積及厚度，不利于集成度的提高。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種晶圓系統級三維扇出型封裝結構及其制作方法，用于解決現有技術中系統級封裝體積難以縮小的問題。

為實現上述目的及其他相關目的，本發明提供一種晶圓系統級三維扇出型封裝結構的制作方法，包括以下步驟：

形成重新布線層，所述重新布線層包括相對設置的第一面與第二面，且所述重新布線層包括在垂直方向上堆疊的至少一層介質層及至少一層金屬布線層；

形成導電連接柱于所述重新布線層的第二面，所述導電連接柱與所述重新布線層電性相連；

提供貼片元件，將所述貼片元件接合于所述重新布線層的第二面上，所述貼片元件與所述重新布線層電性相連；

形成塑封層于所述重新布線層的第二面上，所述塑封層覆蓋所述導電連接柱及所述貼片元件；

減薄所述塑封層以顯露所述導電連接柱；

形成多個焊料凸點于所述塑封層背離所述重新布線層的一側，至少一所述焊料凸點與所述導電連接柱電性相連；