[發(fā)明專利]一種通信裝置、方法、系統(tǒng)及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202011305648.1
• 申請(qǐng)日: 2020-11-19
• 公開(kāi)（公告）號(hào): CN112422388B
• 公開(kāi)（公告）日: 2022-06-17
• 發(fā)明（設(shè)計(jì)）人: 唐啟翔
• 申請(qǐng)（專利權(quán)）人: 深圳市信銳網(wǎng)科技術(shù)有限公司
• 主分類號(hào): H04L12/40
• 分類號(hào): H04L12/40;H04L12/403
• 代理公司: 深圳市深佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 張金香

本申請(qǐng)公開(kāi)了一種通信裝置、方法、系統(tǒng)及電子設(shè)備，包括第一可編程邏輯器件、第二可編程邏輯器件；第一可編程邏輯器件與第二可編程邏輯器件均設(shè)有第一總線時(shí)鐘通信端口，第一可編程邏輯器件通過(guò)該第一總線時(shí)鐘通信端口傳輸?shù)谝豢偩€時(shí)鐘至第二可編程邏輯器件；第一可編程邏輯器件與第二可編程邏輯器件均設(shè)有第一總線幀頭通信端口，第一可編程邏輯器件通過(guò)該第一總線幀頭通信端口傳輸?shù)谝豢偩€幀頭至第二可編程邏輯器件；第一可編程邏輯器件設(shè)有第一通信槽位，第二可編程邏輯器件設(shè)有第二通信槽位，第一通信槽位與第二通信槽位通過(guò)數(shù)據(jù)總線相連接。第一總線時(shí)鐘和第一總線幀頭由可編程邏輯器件生成，不依賴軟件，降低了CPU占用率。

技術(shù)領(lǐng)域

本申請(qǐng)涉及信息處理技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種通信裝置、方法、系統(tǒng)及電子設(shè)備。

背景技術(shù)

當(dāng)前，交換機(jī)等器件自身會(huì)設(shè)有多個(gè)業(yè)務(wù)板，所以在這些器件的應(yīng)用過(guò)程中，可能在業(yè)務(wù)板間進(jìn)行信息傳輸，一種方法是進(jìn)行板間帶外信息通信，另一種是通過(guò)通信總線，如I2C、串口等，實(shí)現(xiàn)板間通信。

然而，在通過(guò)通信總線實(shí)現(xiàn)板間通信的過(guò)程中，需要依賴軟件操作，增加CPU(central processing unit，中央處理器)的占用率。

綜上所述，如何降低板間通信時(shí)的CPU占用率是目前本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)的目的是提供一種通信裝置，其能在一定程度上解決如何降低板間通信時(shí)的CPU占用率的技術(shù)問(wèn)題。本申請(qǐng)還提供了一種通信方法、系統(tǒng)及電子設(shè)備。

第一方面，本申請(qǐng)?zhí)峁┮环N通信裝置，包括：第一可編程邏輯器件、第二可編程邏輯器件；

所述第一可編程邏輯器件設(shè)有第一總線時(shí)鐘發(fā)送端口，所述第二可編程邏輯器件設(shè)有第一總線時(shí)鐘接收端口，所述第一可編程邏輯器件通過(guò)所述第一總線時(shí)鐘發(fā)送端口和所述第一總線時(shí)鐘接收端口傳輸自身生成的第一總線時(shí)鐘至所述第二可編程邏輯器件；

所述第一可編程邏輯器件設(shè)有第一總線幀頭發(fā)送端口，所述第二可編程邏輯器件設(shè)有第一總線幀頭接收端口，所述第一可編程邏輯器件通過(guò)所述第一總線幀頭發(fā)送端口和所述第一總線幀頭接收端口傳輸自身生成的第一總線幀頭至所述第二可編程邏輯器件；

所述第一可編程邏輯器件設(shè)有第一通信槽位，所述第二可編程邏輯器件設(shè)有第二通信槽位，所述第一通信槽位與所述第二通信槽位通過(guò)數(shù)據(jù)總線相連接，且所述第一通信槽位與所述第二通信槽位基于目標(biāo)總線時(shí)鐘和目標(biāo)總線幀頭進(jìn)行時(shí)分復(fù)用通信；所述目標(biāo)總線時(shí)鐘包括基于所述第一總線時(shí)鐘確定的總線時(shí)鐘，所述目標(biāo)總線幀頭包括基于所述第一總線幀頭確定的總線幀頭。

優(yōu)選的，還包括第三可編程邏輯器件；

所述第三可編程邏輯器件設(shè)有第二總線時(shí)鐘發(fā)送端口，所述第二可編程邏輯器件設(shè)有第二總線時(shí)鐘接收端口，所述第三可編程邏輯器件通過(guò)所述第二總線時(shí)鐘發(fā)送端口和所述第二總線時(shí)鐘接收端口傳輸自身生成的第二總線時(shí)鐘至所述第二可編程邏輯器件；

所述第三可編程邏輯器件設(shè)有第二總線幀頭發(fā)送端口，所述第二可編程邏輯器件設(shè)有第二總線幀頭接收端口，所述第三可編程邏輯器件通過(guò)所述第二總線幀頭發(fā)送端口和所述第二總線幀頭接收端口傳輸自身生成的第二總線幀頭至所述第二可編程邏輯器件；

所述第三可編程邏輯器件設(shè)有第三通信槽位，所述第三通信槽位與所述第一通信槽位通過(guò)所述數(shù)據(jù)總線相連接，所述第三通信槽位與所述第二通信槽位通過(guò)所述數(shù)據(jù)總線相連接，且所述第三通信槽位與所述第二通信槽位基于所述目標(biāo)總線時(shí)鐘和所述目標(biāo)總線幀頭進(jìn)行時(shí)分復(fù)用通信；