[發明專利]基于去硅化物接觸孔的物理不可克隆函數電路結構

有效

• 申請號: 202011301578.2
• 申請日: 2020-11-19
• 公開（公告）號: CN112417523B
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 趙曉錦;彭喬舟;許婷婷
• 申請（專利權）人: 深圳大學
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/76;G06F7/58
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 涂年影

本發明公開了一種基于去硅化物接觸孔的物理不可克隆函數電路結構，包括電流比較器、第一行譯碼器、第二行譯碼器、第一列譯碼器、第二列譯碼器、第一多路選擇器、第二多路選擇器、第一核心單元陣列及第二核心單元陣列，核心陣列中的基本單元均由去硅化物接觸孔晶體管構建得到。本發明基于集成電路設計技術，屬于集成電路硬件安全技術領域，基于半導體加工工藝的偏差來獲得去硅化物接觸孔電阻阻值的一個分布，并利用該阻值分布作為構建物理不可克隆函數的熵源。該物理不可克隆函數電路結構通過較小的面積尺寸即可滿足熵源對隨機性的要求，并且在環境溫度大范圍變化的情況下仍然具有極高的可靠性。

技術領域

本發明涉及集成電路硬件安全技術領域，尤其涉及一種基于去硅化物接觸孔的物理不可克隆函數電路結構。

背景技術

物理不可克隆函數(Physical Unclonable Function，PUF)指的是對一個物理實體輸入一個激勵，利用其內在物理構造不可避免的隨機差異，輸出一個不可預測的隨機響應函數。傳統的技術方法均是將加密信息存儲在非易失性存儲器(Non-volatile Memory，NVM)中，由于非易失性存儲器的制造成本更高，對設備有計算能力上的要求，因此采用非易失性存儲器存儲加密信息無法滿足物聯網領域內低功耗、低成本的使用需求。

不同于使用非易失性存儲器來存儲密碼的技術方法，PUF是利用硅芯片上集成電路的物理參數在半導體加工過程中產生的先天失配，來為每一個芯片生成一個獨特，隨機且唯一的響應，并使其能夠更有效的抵抗各種不同的攻擊?；谖锢聿豢煽寺『瘮?PUF)原理所設計得到的集成電路即為物理不可克隆函數電路結構(PUF電路結構)。

PUF電路結構能夠利用半導體制造過程中存在的不可避免的工藝誤差，并將其收集作為熵源，從而產生不可預測的、唯一且可靠的響應。同時，PUF電路結構也能夠更有效地防篡改、抵抗外來的侵入性攻擊。在當今PUF的設計中，降低功耗、減少面積和提高可靠性已經成為三個主要目標。具體的，大部分實現PUF的方法都是利用晶體管之間尺寸的失配，然而隨著半導體制造工藝的不斷改進，晶體管之間的尺寸失配會逐步減小。此外，PUF電路受外界環境因素變化的影響也不容忽視。當PUF工作溫度出現較大范圍波動時，PUF電路的特性會隨之而發生改變，導致PUF電路輸出響應的誤碼率升高，嚴重影響了PUF電路工作的可靠性。

發明內容

本發明實施例提供了一種基于去硅化物接觸孔的物理不可克隆函數電路結構，旨在解決現有PUF技術方法中存在的可靠性問題。

本發明實施例提供了一種基于去硅化物接觸孔的物理不可克隆函數電路結構，其中，包括電流比較器、第一行譯碼器、第二行譯碼器、第一列譯碼器、第二列譯碼器、第一多路選擇器、第二多路選擇器、第一核心單元陣列及第二核心單元陣列；

所述第一核心單元陣列及所述第二核心單元陣列分別用于產生隨機分布的輸入電流，所述第一核心單元陣列及所述第二核心單元陣列均由N個基本單元列所組成，每一所述基本單元列均由M個基于去硅化物接觸孔晶體管構建得到的基本單元組成，其中M及N均為大于1的整數；

所述電流比較器同時與所述第一多路選擇器及第二多路選擇器進行連接，所述電流比較器用于對所述第一多路選擇器選通的第一輸入電流及所述第二多路選擇器選通的第二輸入電流進行比較以得到二進制輸出信號；

所述第一列譯碼器通過所述第一多路選擇器與所述第一核心單元陣列進行連接，用于從所述第一核心單元陣列的多個基本單元列中選擇一個基本單元列的輸入電流作為第一比較電流經所述第一多路選擇器輸出至所述電流比較器；

所述第二列譯碼器通過所述第二多路選擇器與所述第二核心單元陣列進行連接，用于從所述第二核心單元陣列的多個基本單元列中選擇一個基本單元列的輸入電流作為第二比較電流經所述第二多路選擇器輸出至所述電流比較器；