[發明專利]基于去硅化物接觸孔的物理不可克隆函數電路結構

有效

• 申請號: 202011301578.2
• 申請日: 2020-11-19
• 公開（公告）號: CN112417523B
• 公開（公告）日: 2022-06-10
• 發明（設計）人: 趙曉錦;彭喬舟;許婷婷
• 申請（專利權）人: 深圳大學
• 主分類號: G06F21/72
• 分類號: G06F21/72;G06F21/76;G06F7/58
• 代理公司: 深圳市精英專利事務所 44242
• 代理人: 涂年影

1.一種基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，包括電流比較器、第一行譯碼器、第二行譯碼器、第一列譯碼器、第二列譯碼器、第一多路選擇器、第二多路選擇器、第一核心單元陣列及第二核心單元陣列；

所述第一核心單元陣列及所述第二核心單元陣列分別用于產生隨機分布的輸入電流，所述第一核心單元陣列及所述第二核心單元陣列均由N個基本單元列所組成，每一所述基本單元列均由M個基于去硅化物接觸孔晶體管構建得到的基本單元組成，其中M及N均為大于1的整數；

所述電流比較器同時與所述第一多路選擇器及第二多路選擇器進行連接，所述電流比較器用于對所述第一多路選擇器選通的第一輸入電流及所述第二多路選擇器選通的第二輸入電流進行比較以得到二進制輸出信號；

所述第一列譯碼器通過所述第一多路選擇器與所述第一核心單元陣列進行連接，用于從所述第一核心單元陣列的多個基本單元列中選擇一個基本單元列的輸入電流作為第一比較電流經所述第一多路選擇器輸出至所述電流比較器；

所述第二列譯碼器通過所述第二多路選擇器與所述第二核心單元陣列進行連接，用于從所述第二核心單元陣列的多個基本單元列中選擇一個基本單元列的輸入電流作為第二比較電流經所述第二多路選擇器輸出至所述電流比較器；

所述第一行譯碼器與所述第一核心單元陣列的每一所述基本單元進行連接，用于控制從所述第一核心單元陣列的多個所述基本單元中選擇一個基本單元的輸入電流輸出至所述第一多路選擇器；

所述第二行譯碼器與所述第二核心單元陣列的每一所述基本單元進行連接，用于控制從所述第二核心單元陣列的多個所述基本單元中選擇一個基本單元的輸入電流輸出至所述第二多路選擇器；

所述基本單元包括設置于硅基座上的源區、設置于硅基座上的漏區及設置于所述源區及所述漏區之間的多晶硅；

所述源區及所述漏區內均有源極接觸孔和漏極接觸孔用于與其它器件連接；

所述源區或所述漏區上覆蓋有一層去硅化物掩膜，所述去硅化物掩膜在經半導體加工后形成一個隨機且阻值分布較廣的去硅化物源極接觸孔電阻或去硅化物漏極接觸孔電阻；

所述源區作為所述基本單元的源極連接所述去硅化物源極接觸孔電阻后接地，所述漏區作為所述基本單元的漏極連接所述第一多路選擇器或所述第二多路選擇器；或者是，所述源區作為所述基本單元的源極接地，所述漏區作為所述基本單元的漏極連接所述去硅化物漏極接觸孔電阻后再與所述第一多路選擇器或所述第二多路選擇器連接；

所述多晶硅作為所述基本單元的柵極連接所述第一行譯碼器或所述第二行譯碼器。

2.根據權利要求1所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述去硅化物掩膜為去硅化物光刻版圖層。

3.根據權利要求2所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述去硅化物源極接觸孔電阻或所述去硅化物漏極接觸孔電阻的阻值為60-550kΩ。

4.根據權利要求1至3任一項所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述多晶硅的上端面設有過渡金屬淀積層。

5.根據權利要求4所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述過渡金屬淀積層由化合物MSi2構成，其中M為過渡金屬，Si為硅。

6.根據權利要求5所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述過渡金屬為鈦或鎢。

7.根據權利要求4所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述多晶硅的左右兩側壁被絕緣層所包裹。

8.根據權利要求7所述的基于去硅化物接觸孔的物理不可克隆函數電路結構，其特征在于，所述基本單元的外側被二氧化硅所形成的絕緣層所包裹。