[發明專利]一種埋阻金屬箔

在審

• 申請號: 202011301510.4
• 申請日: 2020-11-19
• 公開（公告）號: CN114516203A
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 蘇陟;高強
• 申請（專利權）人: 廣州方邦電子股份有限公司
• 主分類號: B32B15/04
• 分類號: B32B15/04;B32B15/18;B32B15/20;B32B27/06;B32B27/28;B32B27/36;B32B7/06;B32B3/08;B32B33/00;B32B37/02;C23C28/02;H05K1/16
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 麥小嬋;郝傳鑫

本發明涉及印制板技術領域，公開了一種埋阻金屬箔，其包括介質層、第一阻隔層和埋阻金屬箔本體，埋阻金屬箔本體包括電阻層和導電層，第一阻隔層設于介質層和電阻層之間，導電層鍍設于電阻層遠離第一阻隔層的一面，電阻層上任意一處的預設單位面積內的阻值公差在?10％～10％的范圍內，無需采用銅箔與電阻層相壓合的方式形成埋阻金屬箔，避免了由于表面粗糙度不均勻的銅箔與電阻層相壓合而導致電阻層各個方向的單位面積的阻值不同的問題，降低了電阻層的各個方向上的單位面積的電阻值的差異。通過第一阻隔層隔離介質層與電阻層，避免了介質層與電阻層直接接觸，防止介質層進入電阻層，從而避免介質層影響電阻層在電路傳輸上的性能。

技術領域

本發明涉及印制板技術領域，特別是涉及一種埋阻金屬箔。

背景技術

隨著電子產品小型化的發展趨勢，對電子產品的封裝密度和體積提出了更高的要求，而將電阻等無源器件隱埋到印制板中是一種減小電子產品尺寸的有效手段。

目前，現有的帶隱埋電阻的印制板一般包括電阻層和銅箔層；其中，銅箔層直接采用成品的銅箔，通常將銅箔與電阻層相壓合，從而應用于制造帶隱埋電阻的印制板。隱埋電阻的制作通常設置有支撐體，如果支撐體上涂覆有膠，膠直接與電阻層接觸，電阻層可能存在有針孔，但即使針孔足夠細微，膠也可能滲入針孔內，影響電阻層的性能。

發明內容

本發明實施例的目的是提供一種埋阻金屬箔，其能夠保護電阻層，提升電阻層的電路性能。

為了解決上述技術問題，本發明實施例提供一種埋阻金屬箔，包括介質層、第一阻隔層和埋阻金屬箔本體，所述埋阻金屬箔本體包括電阻層和導電層，所述第一阻隔層設于所述介質層和所述電阻層之間，所述導電層鍍設于所述電阻層遠離所述第一阻隔層的一面上，所述電阻層上任意一處的預設單位面積內的阻值公差在-10％～10％的范圍內。

作為優選方案，所述埋阻金屬箔還包括多個導電凸起；

多個所述導電凸起間隔分布在所述電阻層遠離所述第一阻隔層的一面上，且多個所述導電凸起被所述導電層覆蓋。

作為優選方案，多個所述導電凸起為第一金屬顆粒和/或由多個第二金屬顆粒組成的顆粒團簇。

作為優選方案，所述埋阻金屬箔還包括載體層，所述載體層設于所述介質層遠離所述第一阻隔層的一面上。

作為優選方案，所述第一阻隔層包括層疊設置的耐高溫層和金屬粘結層；

所述金屬粘結層設于所述耐高溫層和所述電阻層之間。

作為優選方案，所述耐高溫層為有機耐高溫層；或，

所述耐高溫層包括鎢、鉻、鋯、鈦、鎳、鉬、鈷和石墨中的任意一種或多種。

作為優選方案，所述耐高溫層為單層合金結構、由單金屬層構成的多層結構或由合金層與單金屬層構成的多層結構。

作為優選方案，所述金屬粘結層包括銅、鋅、鎳、鐵和錳中的任意一種或多種。

作為優選方案，所述導電層的厚度為2微米至20微米。

作為優選方案，所述導電層包括鋁、銀、銅、金中的任意一種或多種。

作為優選方案，所述導電層的導電率為所述電阻層的導電率的2-1000倍。

作為優選方案，所述電阻層包括鎳、鉻、鉑、鈀、鈦中的任意一種金屬，或者包括鎳、鉻、鉑、鈀、鈦、硅中至少兩種組合的合金。

作為優選方案，所述埋阻金屬箔還包括第二阻隔層，所述第二阻隔層設于所述電阻層和所述導電層之間。