[發(fā)明專利]埋阻金屬箔

在審

• 申請?zhí)枺?/td>: 202011300950.8
• 申請日: 2020-11-19
• 公開（公告）號: CN114521048A
• 公開（公告）日: 2022-05-20
• 發(fā)明（設(shè)計）人: 蘇陟;高強
• 申請（專利權(quán)）人: 廣州方邦電子股份有限公司
• 主分類號: H05K1/16
• 分類號: H05K1/16
• 代理公司: 廣州三環(huán)專利商標代理有限公司 44202
• 代理人: 麥小嬋;郝傳鑫

本發(fā)明涉及印制板技術(shù)領(lǐng)域，公開了一種埋阻金屬箔，其中，埋阻金屬箔包括電阻層、導(dǎo)電層、粘結(jié)層以及多個導(dǎo)電凸起，在電阻層和導(dǎo)電層之間設(shè)置粘結(jié)層和導(dǎo)電凸起，多個導(dǎo)電凸起凸出粘結(jié)層，避免了現(xiàn)有技術(shù)中由于表面粗糙度不均勻的銅箔直接與電阻層接觸而導(dǎo)致電阻層不均勻，造成電阻層各個方向的單位面積的阻值不同的問題，以降低電阻層的各個方向的單位面積的電阻值的差異，進而便于設(shè)計高精度的隱埋電阻，另外，粘結(jié)層還可以增加導(dǎo)電層的附著力并保護電阻層。

技術(shù)領(lǐng)域

本發(fā)明涉及印制板技術(shù)領(lǐng)域，特別是涉及一種埋阻金屬箔。

背景技術(shù)

目前，隨著電子產(chǎn)品小型化的發(fā)展趨勢，對電子產(chǎn)品的封裝密度和體積提出了更高的要求，而將電阻等無源器件隱埋到印制板中是一種減小電子產(chǎn)品尺寸的有效手段。

如圖1所示，其是現(xiàn)有的帶隱埋電阻的印制板的局部結(jié)構(gòu)示意圖，在現(xiàn)有的帶隱埋電阻的印制板中，銅箔層10覆蓋在電阻層20上，并且銅箔層10與電阻層20緊密貼合，其中，銅箔層10用于制作電路圖形。為了保證銅箔層10與電阻層20之間緊密連接，通常將銅箔層10與電阻層20相連接的那一面設(shè)置為具有一定的粗糙度，但該銅箔層10的粗糙度在微觀條件下是不均勻的，從而導(dǎo)致電阻層20靠近銅箔層10的表面粗糙度不均勻，電阻層20的阻值具有不均勻性，嚴重影響了隱埋電阻設(shè)計精度。

發(fā)明內(nèi)容

本發(fā)明實施例的目的是提供一種埋阻金屬箔、印制板以及埋阻金屬箔的制備方法，其能夠降低電阻層的各個區(qū)域中的電阻值的差異，進而便于設(shè)計高精度的隱埋電阻，并且保護電阻層、調(diào)節(jié)導(dǎo)電層的粗糙度。

為了解決上述技術(shù)問題，本發(fā)明實施例提供一種埋阻金屬箔，包括電阻層、導(dǎo)電層、粘結(jié)層以及多個導(dǎo)電凸起；

所述粘結(jié)層設(shè)于所述電阻層和所述導(dǎo)電層之間，多個所述導(dǎo)電凸起間隔分布在所述電阻層的一面上并凸出所述粘結(jié)層，且多個所述導(dǎo)電凸起被所述導(dǎo)電層覆蓋，或者多個所述顆粒團簇間隔分布在所述導(dǎo)電層的一面上，且多個所述顆粒團簇被所述電阻層覆蓋，或者所述顆粒團簇間隔分布在所述粘結(jié)層上。

作為優(yōu)選方案，多個所述導(dǎo)電凸起均勻分布在所述電阻層或所述導(dǎo)電層上。

作為優(yōu)選方案，多個所述導(dǎo)電凸起為第一金屬顆粒和/或由多個第二金屬顆粒組成的顆粒團簇。

作為優(yōu)選方案，所述導(dǎo)電凸起的高度為0.5微米～20微米。

作為優(yōu)選方案，所述導(dǎo)電層的厚度為2微米～20微米。

作為優(yōu)選方案，所述導(dǎo)電層包括鋁、銀、銅、金中的任意一種或多種。

作為優(yōu)選方案，所述導(dǎo)電層的導(dǎo)電率為所述電阻層的2～1000倍。

作為優(yōu)選方案，所述電阻層包括鎳、鉻、鉑、鈀、鈦中的任意一種金屬，或者包括鎳、鉻、鉑、鈀、鈦、硅、磷中至少兩種組合的合金。

作為優(yōu)選方案，所述埋阻金屬箔還包括介質(zhì)層，所述介質(zhì)層設(shè)于所述電阻層遠離所述導(dǎo)電層的一面上。

實施本發(fā)明實施例，具有如下有益效果：

本發(fā)明實施例提供了一種埋阻金屬箔，其中，埋阻金屬箔包括電阻層、導(dǎo)電層、粘結(jié)層以及多個導(dǎo)電凸起，在電阻層和導(dǎo)電層之間設(shè)置粘結(jié)層和導(dǎo)電凸起，且多個導(dǎo)電凸起凸出粘結(jié)層，通過在導(dǎo)電層與電阻層之間設(shè)置粘結(jié)層，以使得導(dǎo)電層覆蓋在粘結(jié)層和導(dǎo)電凸起上，避免了現(xiàn)有技術(shù)中由于表面粗糙度不均勻的銅箔直接與電阻層接觸而導(dǎo)致電阻層不均勻，造成電阻層的阻值不均勻的問題，以降低電阻層的不同區(qū)域的電阻值的差異，進而便于設(shè)計高精度的隱埋電阻，另外，粘結(jié)層還可以增加導(dǎo)電層的附著力并保護電阻層，還可起到調(diào)節(jié)導(dǎo)電層粗糙度的作用。

附圖說明

圖1是現(xiàn)有的帶隱埋電阻的印制板的局部結(jié)構(gòu)示意圖；

圖2是本發(fā)明實施例一的埋阻金屬箔的結(jié)構(gòu)示意圖；