[發(fā)明專利]半導體器件及其制備方法

有效

• 申請?zhí)枺?/td>: 202011294003.2
• 申請日: 2020-11-18
• 公開（公告）號: CN112420724B
• 公開（公告）日: 2021-09-28
• 發(fā)明（設計）人: 劉思敏;徐偉;許波;郭亞麗
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/11568;H01L27/11582
• 代理公司: 深圳紫藤知識產(chǎn)權代理有限公司 44570
• 代理人: 李新干

本發(fā)明提供了一種半導體器件，包括：襯底；設置于襯底上方且由絕緣層和柵極層交替層疊的堆疊層，堆疊層沿平行于襯底的第一橫向區(qū)分有過渡溝道柱區(qū)、以及位于過渡溝道柱區(qū)旁邊的虛擬溝道柱區(qū)；形成于堆疊層中且分別位于過渡溝道柱區(qū)與虛擬溝道柱區(qū)的過渡溝道柱陣列以及虛擬溝道柱陣列，過渡溝道柱陣列以及虛擬溝道柱陣列分別包括在第一橫向與在垂直于第一橫向的第二橫向上呈陣列排列的多個過渡溝道柱以及多個虛擬溝道柱；形成于堆疊層中并沿第二橫向延伸，且設置于過渡溝道柱陣列與虛擬溝道柱陣列之間的柵極隔槽，該柵極隔槽的設置，有效地避免了因過渡溝道柱中的電荷對虛擬溝道柱的吸引力，而使虛擬溝道柱變形，導致半導體器件產(chǎn)生漏電流的問題。

技術領域

本發(fā)明涉及半導體技術領域，尤其涉及一種半導體器件及其制備方法。

背景技術

存儲器(Memory)是現(xiàn)代信息技術中用于保存信息的記憶設備。隨著各類電子設備對集成度和數(shù)據(jù)存儲密度的需求的不斷提高，普通的二維存儲器件越來越難以滿足要求，在這種情況下，三維(3D)存儲器應運而生。

在三維存儲器的制備中，主要是通過在襯底上形成堆疊結構，并在襯底平面方向上將堆疊結構劃分為存儲區(qū)(core region)以及臺階區(qū)(stair-step region)，在存儲區(qū)以及臺階區(qū)，會設置若干溝道孔(Channel Hole，CH)，并分別填充對應的材料以實現(xiàn)存儲功能和支撐功能。

現(xiàn)有技術下，為了降低工藝難度，會先制作存儲區(qū)的溝道孔，然后再制作臺階區(qū)的溝道孔。但是，由于存儲區(qū)的溝道孔先刻蝕成形并填實，此時會有電荷儲存在存儲區(qū)的溝道孔中，當進行臺階區(qū)的溝道孔刻蝕時，存儲區(qū)溝道孔中的電荷對臺階區(qū)的溝道孔會產(chǎn)生吸引力的作用，從而導致臺階區(qū)的溝道孔變形，這種變形會使得半導體器件產(chǎn)生漏電流，對器件的性能造成影響。

發(fā)明內(nèi)容

本發(fā)明提供了一種半導體器件及其制備方法，有效地解決了半導體器件的存儲區(qū)溝道柱的吸引力造成其臺階區(qū)溝道柱變形，而使得半導體器件產(chǎn)生漏電流，對器件的性能造成影響的問題。

為了解決上述問題，本發(fā)明提供了一種半導體器件，所述半導體器件包括：

襯底；

堆疊層，設置于所述襯底上方且由絕緣層和柵極層交替層疊而成，所述堆疊層沿平行于所述襯底的第一橫向區(qū)分有過渡溝道柱區(qū)、以及位于所述過渡溝道柱區(qū)旁邊的虛擬溝道柱區(qū)；

過渡溝道柱陣列，形成于所述堆疊層中且位于所述過渡溝道柱區(qū)，并包括在所述第一橫向與在平行于所述襯底且垂直于所述第一橫向的第二橫向上呈陣列排列的多個過渡溝道柱；

虛擬溝道柱陣列，形成于所述堆疊層中且位于所述虛擬溝道柱區(qū)，并包括在所述第一橫向與所述第二橫向上呈陣列排列的多個虛擬溝道柱；

柵極隔槽，形成于所述堆疊層中并沿所述第二橫向延伸，且設置于所述過渡溝道柱陣列與所述虛擬溝道柱陣列之間。

進一步優(yōu)選的，所述虛擬溝道柱設置于所述堆疊層所形成的階梯區(qū)。

進一步優(yōu)選的，所述柵極隔槽包括多個且沿所述第一橫向間隔排布，并由所述過渡溝道柱陣列向所述虛擬溝道柱陣列的方向上的排布密度逐漸減小。

進一步優(yōu)選的，所述柵極隔槽包括多個且沿所述第二橫向間隔排布而呈虛線形。

進一步優(yōu)選的，所述半導體器件還包括柵線狹縫，所述柵線狹縫沿垂直于所述襯底的縱向貫穿所述堆疊層，且沿所述第一橫向延伸。

進一步優(yōu)選的，所述柵極隔槽與所述柵線狹縫的材料相同。

進一步優(yōu)選的，所述柵極隔槽在所述第一橫向上的截面形狀包括矩形、梯形、半圓形其中至少之一，且所述柵極隔槽面向所述虛擬溝道柱陣列的一側為一平面。