[發(fā)明專利]多基準驅動的流水線ADC架構

在審

• 申請?zhí)枺?/td>: 202011293865.3
• 申請日: 2020-11-18
• 公開（公告）號: CN112234990A
• 公開（公告）日: 2021-01-15
• 發(fā)明（設計）人: 鄭烷;張明;焦煒杰
• 申請（專利權）人: 潤石芯科技（深圳）有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 無錫永樂唯勤專利代理事務所(普通合伙) 32369
• 代理人: 章陸一

本發(fā)明涉及一種多基準驅動的流水線ADC架構，其包括若干依次連接的MDAC模塊以及用于驅動MDAC模塊的基準驅動電路；所述基準驅動電路包括能對前級的MDAC模塊驅動的前級基準驅動電路以及至少一個能對后級的MDAC模塊驅動的后級基準驅動電路，其中，前級基準驅動電路與前級的MDAC模塊適配連接，一后級基準驅動電路與后級的MDAC模塊中一后級的MDAC模塊適配連接，或一后級基準驅動電路能與后級的MDAC模塊中多個依次連接的MDAC模塊適配連接，且所述前級基準驅動電路與后級基準驅動電路的數(shù)量之和不大于MDAC模塊的數(shù)量之和。本發(fā)明在保持ADC模塊建立精度的基礎上，能降低基準驅動的能力要求，簡化基準驅動的結構，提高適應范圍，安全可靠。

技術領域

本發(fā)明涉及一種流水線ADC架構，尤其是一種多基準驅動的流水線ADC架構，屬于流水線ADC的技術領域。

背景技術

在流水線ADC中，包括多個依次連接MDAC模塊組成，圖1中示出了包括N個MDAC模塊的情況，具體為：依次連接的第1級MDAC模塊、第2級MDAC模塊，……，第N級MDAC模塊。在現(xiàn)有的流水線ADC模塊中，所有MDAC模塊共用一套基準驅動電路。流水線ADC開始工作的時，由于所有的MDAC模塊都共用同一套基準驅動電路，所以每個MDAC模塊都有相同建立精度。但實際工作中，流水線ADC內(nèi)MDAC模塊的建立精度要求是不一樣的，前級的MDAC模塊對建立精度的要求越高，后級的MDAC模塊對建立精度的要求越低。

因此，基于流水線ADC在工作中的實際情況，如果流水線ADC采用同一套基準驅動電路，那么所有的MDAC模塊的建立精度都以第1級MDAC模塊的精度為準，這樣加重了基準驅動電路的驅動能力要求，即實際上會導致基準驅動電路存在驅動能力的浪費，也會導致基準驅動電路的復雜度，增加整個流水線ADC的成本。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術中存在的不足，提供一種多基準驅動的流水線ADC架構，其在保持ADC模塊建立精度的基礎上，能降低基準驅動的能力要求，簡化基準驅動的結構，提高適應范圍，安全可靠。

按照本發(fā)明提供的技術方案，所述多基準驅動的流水線ADC架構，包括若干依次連接的MDAC模塊以及用于驅動MDAC模塊的基準驅動電路；

所述基準驅動電路包括能對前級的MDAC模塊驅動的前級基準驅動電路以及至少一個能對后級的MDAC模塊驅動的后級基準驅動電路，其中，前級基準驅動電路與前級的MDAC模塊適配連接，一后級基準驅動電路與后級的MDAC模塊中一后級的MDAC模塊適配連接，或一后級基準驅動電路能與后級的MDAC模塊中多個依次連接的MDAC模塊適配連接，且所述前級基準驅動電路與后級基準驅動電路的數(shù)量之和不大于MDAC模塊的數(shù)量之和。

所述前級基準驅動電路包括NMOS管MN1以及NMOS管MN2，其中，NMOS管MN1的柵極端、NMOS管MN2的柵極端均與運算放大器U1A的輸出端連接，NMOS管MN1的漏極端以及NMOS管MN2的漏極端均與驅動電源VDD連接，NMOS管MN1的源極端與運算放大器U1A的反相端以及NMOS管MN3的漏極端連接，NMOS管MN2的源極端與NMOS管MN4的漏極端連接，且NMOS管MN2的源極端與NMOS管MN4的漏極端相互連接后能形成基準驅動輸出端VREFP1；

NMOS管MN3的柵極端以及NMOS管MN4的柵極端均與運算放大器U1B的輸出端連接，NMOS管MN3的源極端與運算放大器U1B的反相端以及NMOS管MN5的漏極端連接，NMOS管MN4的源極端與NMOS管MN6的漏極端連接，且NMOS管MN4的源極端與NMOS管MN6的漏極端相互連接后能形成基準驅動輸出端VREFN1；

NMOS管MN5的的柵極端以及NMOS管MN6的柵極端均與控制信號VB1連接，NMOS管MN5的源極端以及NMOS管MN6的源極端接地。