[發明專利]多基準驅動的流水線ADC架構

在審

• 申請號: 202011293865.3
• 申請日: 2020-11-18
• 公開（公告）號: CN112234990A
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 鄭烷;張明;焦煒杰
• 申請（專利權）人: 潤石芯科技（深圳）有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 無錫永樂唯勤專利代理事務所(普通合伙) 32369
• 代理人: 章陸一

1.一種多基準驅動的流水線ADC架構，包括若干依次連接的MDAC模塊以及用于驅動MDAC模塊的基準驅動電路；其特征是：

所述基準驅動電路包括能對前級的MDAC模塊驅動的前級基準驅動電路以及至少一個能對后級的MDAC模塊驅動的后級基準驅動電路，其中，前級基準驅動電路與前級的MDAC模塊適配連接，一后級基準驅動電路與后級的MDAC模塊中一后級的MDAC模塊適配連接，或一后級基準驅動電路能與后級的MDAC模塊中多個依次連接的MDAC模塊適配連接，且所述前級基準驅動電路與后級基準驅動電路的數量之和不大于MDAC模塊的數量之和。

2.根據權利要求1所述的多基準驅動的流水線ADC架構，其特征是：所述前級基準驅動電路包括NMOS管MN1以及NMOS管MN2，其中，NMOS管MN1的柵極端、NMOS管MN2的柵極端均與運算放大器U1A的輸出端連接，NMOS管MN1的漏極端以及NMOS管MN2的漏極端均與驅動電源VDD連接，NMOS管MN1的源極端與運算放大器U1A的反相端以及NMOS管MN3的漏極端連接，NMOS管MN2的源極端與NMOS管MN4的漏極端連接，且NMOS管MN2的源極端與NMOS管MN4的漏極端相互連接后能形成基準驅動輸出端VREFP1；

NMOS管MN3的柵極端以及NMOS管MN4的柵極端均與運算放大器U1B的輸出端連接，NMOS管MN3的源極端與運算放大器U1B的反相端以及NMOS管MN5的漏極端連接，NMOS管MN4的源極端與NMOS管MN6的漏極端連接，且NMOS管MN4的源極端與NMOS管MN6的漏極端相互連接后能形成基準驅動輸出端VREFN1；

NMOS管MN5的的柵極端以及NMOS管MN6的柵極端均與控制信號VB1連接，NMOS管MN5的源極端以及NMOS管MN6的源極端接地。

3.根據權利要求1所述的多基準驅動的流水線ADC架構，其特征是：所述基準驅動電路包括基礎電路部以及與所述基礎電路部適配連接的驅動連接部，所述驅動連接部包括若干與基礎電路部呈鏡像狀態的驅動連接電路，驅動連接部內的驅動連接電路與基礎電路部適配連接，且驅動連接部內的驅動連接電路相互并聯，通過一驅動連接電路能形成前級基準驅動電路，其余的驅動連接電路能形成所需的后級基準驅動電路；

基礎電路部包括NMOS管MN7、NMOS管MN8以及NMOS管MN9，其中，NMOS管MN7的漏極端與驅動電源VDD連接，NMOS管MN7的柵極端與運算放大器U2A的輸出端連接，運算放大器U2A的同相端接差分信號VREF+，運算放大器U2A的反相端與NMOS管MN7的源極端以及NMOS管MN8的漏極端連接，NMOS管MN8的柵極端與運算放大器U2B的輸出端連接，運算放大器U2B的同相端接收差分信號VREF-，運算放大器U2B的反相端與NMOS管MN8的源極端以及NMOS管MN9的漏極端連接，NMOS管MN9的源極端接地，NMOS管的柵極端接收控制信號VB2。