[發明專利]半導體器件及其制造方法

在審

• 申請號: 202011292879.3
• 申請日: 2020-11-18
• 公開（公告）號: CN113314521A
• 公開（公告）日: 2021-08-27
• 發明（設計）人: 鐘政庭;蔡慶威;程冠倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

根據本發明的半導體器件包括：第一多個全環柵(GAA)器件，位于第一器件區中；和第二多個GAA器件，位于第二器件區中。第一多個GAA器件中的每個包括：溝道構件的第一垂直堆疊件，沿著第一方向延伸；以及第一柵極結構，位于溝道構件的第一垂直堆疊件上方和周圍。第二多個GAA器件中的每個包括：溝道構件的第二垂直堆疊件，沿著第二方向延伸；以及第二柵極結構，位于溝道構件的第二垂直堆疊件上方和周圍。第一多個GAA器件中的每個包括第一溝道長度，并且第二多個GAA器件中的每個包括小于第一溝道長度的第二溝道長度。本發明的實施例還涉及半導體器件的制造方法。

技術領域

本發明的實施例涉及半導體器件及其制造方法。

背景技術

半導體集成電路(IC)行業經歷了指數增長。IC材料和設計的技術進步已經產生了多代IC，其中每一代都具有比前一代更小和更復雜的電路。在IC發展的過程中，功能密度(即，每芯片區域的互連器件的數量)通常增加，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))減小。這種按比例縮小工藝通常通過提高生產效率和降低相關成本來提供收益。這種按比例縮小也增加了處理和制造IC的復雜性。

例如，隨著集成電路(IC)技術朝著更小的技術節點發展，已經引入了多柵極器件，以通過增加柵極-溝道耦合、減小截止狀態電流和減小短溝道效應(SCE)來改進柵極控制。多柵極器件通常是指具有設置在溝道區域的多于一側上方的柵極結構或其部分的器件。鰭式場效應晶體管(FinFET)和全環柵(GAA)晶體管(也稱為非平面晶體管)是多柵極器件的示例，這些器件已成為高性能和低泄漏應用的流行且有前景的候選。FinFET具有由多于一側上的柵極包裹的升高的溝道(例如，柵極包裹從襯底延伸的半導體材料的“鰭”的頂部和側壁)。與平面晶體管相比，這種配置提供了對溝道的更好控制，并且極大地減小了SCE(具體地，通過減少亞閾值泄漏(即，處于“截止”狀態的FinFET的源極和漏極之間的耦合))。GAA晶體管的柵極結構可以部分或全部在溝道區域周圍延伸，以提供在兩側或多側上對溝道區域的存取。GAA晶體管的溝道區域可以由納米線、納米片、其他納米結構和/或其他合適的結構形成。在一些實施方式中，這種溝道區域包括垂直堆疊的多個納米結構(水平延伸，從而提供水平取向的溝道)。這種GAA晶體管可以稱為垂直堆疊的水平GAA(VGAA)晶體管。

已經開發了不同的工藝以在不同的器件區中獲得具有不同閾值電壓的不同GAA晶體管。不同的電壓允許在不同的器件區中分階段激活晶體管。已經觀察到，這些常規工藝可能導致柵極邊緣粗糙并且降低工藝穩定性。因此，盡管常規的GAA器件對于它們的預期目的通常已經足夠，但是它們不是在每個方面都已令人滿意。

發明內容

本發明的實施例提供了一種半導體器件，包括：第一多個全環柵(GAA)器件，位于第一器件區中，其中，所述第一多個全環柵器件中的每個包括：溝道構件的第一垂直堆疊件，沿著第一方向延伸，和第一柵極結構，位于所述溝道構件的第一垂直堆疊件上方和周圍；以及第二多個全環柵器件，位于第二器件區中，其中，所述第二多個全環柵器件中的每個包括：溝道構件的第二垂直堆疊件，沿著第二方向延伸，和第二柵極結構，位于所述溝道構件的第二垂直堆疊件上方和周圍，其中，所述第一多個全環柵器件中的每個包括第一溝道長度，其中，所述第二多個全環柵器件中的每個包括小于所述第一溝道長度的第二溝道長度。