[發明專利]電荷型SAR ADC的校準方法

有效

• 申請號: 202011287801.2
• 申請日: 2020-11-17
• 公開（公告）號: CN112311395B
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 趙東艷;李德建;楊小坤;唐曉柯;楊立新;胡毅
• 申請（專利權）人: 北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;國網上海市電力公司;國家電網有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 肖冰濱;王曉曉

本發明實施例提供一種電荷型SAR ADC的校準方法，屬于芯片設計領域。所述電荷型SAR ADC包括：分段的DAC陣列、以及比較器，其中所述分段的DAC陣列包括MSB電容陣列和LSB電容陣列，所述MSB電容陣列和所述LSB電容陣列之間通過比例電容連接，所述方法包括：觸發所述比較器執行一次信號采樣和一次狀態轉換后，獲取所述比較器的輸出；以及根據所述比較器的輸出來調整校準電容的大小以執行校準，其中所述校準電容與所述比例電容并列、或者所述校準電容并聯于所述LSB電容陣列中。其能夠實現電荷型SAR ADC的自動校準。

技術領域

本發明涉及芯片設計領域，具體地涉及一種電荷型SAR ADC的校準方法。

背景技術

一般情況下，電荷型SAR ADC(逐次逼近模擬數字轉換器，SuccessiveApproximationAnalog-to-Digital Converter)的基本結構包括：比較器、DAC(數字模擬轉換器，Digital-to-Analog Converter)陣列和SAR控制單元，如圖1和2所示。電荷型模擬數字轉換器的工作過程是通過電荷在二元比例劃分電容陣列中的再分配來完成的，通過電荷的再分配將輸入電壓與基準電壓比例進行比較，找到最接近輸入電壓的基準電壓比例，也就實現了模擬和數字之間的轉換。

為了降低DAC陣列中最大比例電容和最小比例電容的比值，高精度電荷型SAR ADC設計會將DAC陣列分成多個分段，分段之間通過不同比例電容Ca連接。如圖1或2所示(或參考中國申請專利CN108365847A)，例如，電荷型SAR ADC可以分為兩段，這兩段分別為LSB(最低有效位，Least Significant Bit)電容陣列和MSB(最高有效位，Most Significant Bit)電容陣列。圖1或2中，L表示LSB電容陣列的位數，M表示MSB電容陣列的位數，VREFP表示正基準電壓，VREFN表示負基準電壓。為了保證各個分段DAC之間的線性關系，需要滿足以下公式：

其中，C_eq為LSB電容陣列的等效電容，k·C_u為MSB電容陣列的最小電容，C_u為單位電容。

理想情況下電容分段解決了匹配精度隨著DAC精度的增加而下降的問題，但是在非理想情況下，比例電容Ca的上下極板對其他信號之間存在寄生電容，該寄生電容會隨著工藝角的變化而變化，所以該寄生電容的存在會引起各個分段DAC之間的非線性。

為了調節各個分段電容之間的非線性，一種方法是在電路中引入校準電容Ca’，如圖1所示。Ca’大小的調節是通過MOS開關或者FIB(聚焦離子束，Focused Ion Beam)的方式實現。由于同一批次的電容寄生是一樣的，可以通過流片后的測量結果對可變電容進行線性調節，使調節后的分段DAC之間滿足線性要求。

除此之外，還可以采用圖2所示的分段校準方法在LSB總電容陣列中引入校準電容Cd’，即，將校準電容Cd’并聯于LSB電容陣列中。通過調整校準電容Cd’的大小來調節MSB電容陣列和LSB電容陣列之間的線性。

本申請發明人在執行上述兩種方案的過程中，發現其存在以下缺點：

(1)以上兩種方案只給出了校準的大體方案，但是并沒有給出方案實現的具體方法，尤其是針對該方案的自動校準方法。

(2)針對兩種方案的校準方法如果采用手動的方式實現，為了達到很高的校準精度，就需要很高的校準位數，這樣就需要在校準精度和校準效率之間作取舍。同時，隨著電壓，溫度的變化，校準結果也會隨之變化，這進一步增加了手動校準的工作量。

(3)針對兩種方案的校準方法如果采用自動的方式實現，一般情況下需要增加校準DAC和外部模擬模塊，這樣無疑增大了芯片的硬件開銷。

發明內容

本發明實施例的目的是提供一種電荷型SAR ADC的校準方法，用于實現電荷型SARADC的自動校準。