[發明專利]一種GaN晶體管驅動電路

在審

• 申請號: 202011282053.9
• 申請日: 2020-11-17
• 公開（公告）號: CN114513201A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 陳欣璐;黃興
• 申請（專利權）人: 派恩杰半導體（杭州）有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京知夏律師事務所 11970
• 代理人: 孫海龍

1.一種GaN晶體管驅動電路，用于一被驅動GaN晶體管(Q1)，其特征在于，所述GaN晶體管驅動電路包括上下管電路和上下管控制電路，

所述上下管電路包括上管(Q5)和下管(Q6)，所述上管和所述下管均為GaN晶體管，

所述上管的漏極與電源電壓(VCC)相連，所述上管的柵極與數字輸入(VIN)相連，所述上管的源極與所述下管的漏極相連，并作為所述GaN晶體管驅動電路的輸出與所述被驅動GaN晶體管的柵極相連；

所述下管的柵極與所述上下管控制電路相連接；

所述上下管控制電路利用電源電壓(VCC)以及數字輸入(VIN)，對所述下管進行控制，從而使所述GaN晶體管驅動電路的輸出與數字輸入(VIN)同相，所述上下管控制電路包括晶體管，并且所包括的晶體管均為GaN晶體管，在柵極被施加高于閾值電壓的電壓時導通。

2.根據權利要求1所述的GaN晶體管驅動電路，其特征在于，所述上下管電路還包括一GaN二極管，所述GaN二極管的正極與所述下管的柵極相連，負極與地相連。

3.根據權利要求1所述的GaN晶體管驅動電路，其特征在于，所述上下管控制電路包括第一晶體管(Q3)、第二晶體管(Q4)和第三晶體管(Q2)，

所述第一晶體管(Q3)的漏極與所述第三晶體管(Q2)的源極以及所述下管(Q6)的柵極相連，所述第一晶體管(Q3)的柵極與所述第二晶體管(Q4)的源極相連，所述第一晶體管(Q3)的源極接地；

所述第二晶體管(Q4)的漏極與所述數字輸入(VIN)相連，所述第二晶體管(Q4)的柵極與所述電源電壓VCC相連，所述第二晶體管(Q4)的源極與所述第一晶體管(Q3)的柵極相連；

所述第三晶體管(Q2)的漏極與所述母線電壓(VD)相連，所述第三晶體管(Q2)的柵極與所述下管(Q6)的漏極相連，所述第三晶體管(Q2)的源極與所述第一晶體管(Q3)的漏極相連。

4.根據權利要求1所述的GaN晶體管驅動電路，其特征在于，在所述電源電壓(VCC)和上下管電路(10)之間設有穩壓電路。

5.根據權利要求4所述的GaN晶體管驅動電路，其特征在于，所述穩壓電路包括GaN晶體管(Q7)、第一電阻(R1)、第二電阻(R2)、電容(C1)和二極管(D2)，

所述GaN晶體管(Q7)的漏極與所述電源電壓(VCC)相連，源極與電容(C1)的一端相連，電容(C1)的另一端與所述第二電阻(R2)的一端相連，所述第二電阻(R2)的另一端接地，所述電源電壓(VCC)還與所述第一電阻(R1)的一端相連，所述第一電阻(R1)的另一端與所述GaN晶體管(Q7)的柵極以及二極管(D2)的正極相連，所述二極管(D2)的負極接地。

6.根據權利要求1所述的GaN晶體管驅動電路，其特征在于，所述GaN晶體管驅動電路與所述被驅動GaN晶體管集成在單個芯片上。

7.根據權利要求3所述的GaN晶體管驅動電路，其特征在于，所述第三晶體管(Q2)為高壓晶體管，第一晶體管(Q3)、第二晶體管(Q4)、上管(Q5)和下管(Q6)均為低壓晶體管。

8.根據權利要求7所述的GaN晶體管驅動電路，其特征在于，所述第三晶體管(Q2)、第一晶體管(Q3)、上管(Q5)和下管(Q6)的柵寬相同，所述第二晶體管(Q4)的柵寬為所述第三晶體管(Q2)的柵寬的5-30％。