[發明專利]一種GaN晶體管驅動電路

在審

• 申請號: 202011282053.9
• 申請日: 2020-11-17
• 公開（公告）號: CN114513201A
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 陳欣璐;黃興
• 申請（專利權）人: 派恩杰半導體（杭州）有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京知夏律師事務所 11970
• 代理人: 孫海龍

本發明涉及一種GaN晶體管驅動電路。其用于一被驅動GaN晶體管，包括上下管電路和上下管控制電路，所述上下管電路包括上管和下管，所述上管和下管均為GaN晶體管，所述上管的漏極與電源電壓VCC相連，柵極與數字輸入VIN相連，源極與下管的漏極相連，并作為GaN晶體管驅動電路的輸出與被驅動GaN晶體管的柵極相連；下管的柵極與上下管控制電路相連接；該上下管控制電路利用母線電壓VD、電源電壓VCC以及數字輸入VIN，對所述下管進行控制，從而使所述GaN晶體管驅動電路的輸出與數字輸入VIN同相，所述上下管控制電路包括晶體管，并且所包括的晶體管均為GaN晶體管，在柵極被施加高于閾值電壓的電壓時導通。

技術領域

本發明涉及GaN晶體管，尤其涉及GaN晶體管驅動電路。

背景技術

隨著電力電子系統的快速發展，功率半導體器件市場得到了快速的發展。硅基器件的性能已經逐漸達到了材料的理論極限，越來越不能滿足現代高功率電力電子系統的需求。在這種情況下，以GaN、SiC為代表的第三代寬禁帶半導體逐漸取代了Si材料而成為了高溫高頻環境下器件設計的首選。

現有Si器件的柵極驅動器不適用于GaN器件的驅動，主要表現在增強型GaN晶體管的柵極驅動電壓較低(6V)，而柵極擊穿電壓與完全開通電壓之間的差值也很低(3V)。傳統的使用SiMOSFET產生柵極電壓的柵極驅動器雖然對于大多數Si MOSFET器件有效，但是它卻不能為GaN器件提供低壓柵極電壓。不僅如此，現有的驅動采用的是與GaN不兼容的Si工藝制造，因此會增加柵極回路的電感，由于GaN器件開通速度在納秒級別，功率回路的dV/dt普遍大于100V/ns，這會導致柵極回路感應形成巨大的震蕩。因此，使用傳統的柵極驅動器直接驅動GaN器件不僅可能會造成器件擊穿，從而使得系統失效，還會引入電路震蕩影響系統效率提升。

另一方面，現有技術中完全集成的GaN驅動器雖然可以有效的驅動主GaN器件正常工作，但是驅動器的內部結構往往較為復雜，開通和關斷延遲較長。

發明內容

本發明鑒于現有技術的以上情況作出，用于克服或緩解現有技術中存在的一個或更多個技術問題，至少提供一種有益的選擇。

根據本發明的一個方面，提供了一種GaN晶體管驅動電路，所述GaN晶體管驅動電路包括上下管電路和上下管控制電路，所述上下管電路包括上管和下管所述上管和所述下管均為GaN晶體管，所述上管的漏極與電源電壓相連，所述上管的柵極與數字輸入相連，所述上管的源極與所述下管的漏極相連，并作為所述GaN晶體管驅動電路的輸出與所述被驅動GaN晶體管的柵極相連；所述下管的柵極與所述上下管控制電路相連接；所述上下管控制電路利用工作電壓、電源電壓以及數字輸入，對所述下管進行控制，從而使所述GaN晶體管驅動電路的輸出與數字輸入同相，所述上下管控制電路包括晶體管，并且所包括的晶體管均為GaN晶體管，在柵極被施加高于閾值電壓的電壓時導通。

根據本發明的實施方式，驅動電路結構簡單，延遲短。

依據本發明的一些實施方式，GaN晶體管驅動電路和GaN功率器件集成在單個芯片中，可以縮減系統的體積，降低功耗。

附圖說明

結合附圖，可以更好地理解本發明，在附圖中：

圖1是依據本發明一種實施方式的GaN晶體管驅動電路的概略示意圖；

圖2示出了依據本發明的另一種實施方式的GaN晶體管驅動電路的示意圖；

圖3示出了依據圖4所示的實施方式的輸入輸出波形；

圖4示出了依據本發明的再一種實施方式的GaN晶體管驅動電路的示意圖；以及

圖5示出了依據圖4所示的實施方式的輸入輸出波形。

具體實施方式