[發明專利]半導體器件及其制造方法

在審

• 申請號: 202011276968.9
• 申請日: 2020-11-16
• 公開（公告）號: CN113345889A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 彭成毅;李京樺;李松柏
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L27/092;H01L21/8234;H01L21/8238
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

襯底；

第一源極/漏極(S/D)區域和第二源極/漏極(S/D)區域，設置在所述襯底上，其中，所述第一源極/漏極區域和所述第二源極/漏極區域的每個包括以交替配置布置的第一半導體層和第二半導體層的堆疊件，以及設置在所述第一半導體層和第二半導體層的堆疊件上的外延區域；

納米結構的溝道區域，設置在所述第一源極/漏極區域和所述第二源極/漏極區域之間；

鈍化層，其中，所述鈍化層的第一部分設置在所述外延區域與所述第一半導體層和第二半導體層的堆疊件之間，并且所述鈍化層的第二部分設置在所述納米結構的溝道區域的側壁上；以及

納米片(NS)結構，包裹所述納米結構的溝道區域。

2.根據權利要求1所述的半導體器件，其中，所述鈍化層的所述第一部分包裹所述第一半導體層和第二半導體層的堆疊件。

3.根據權利要求1所述的半導體器件，其中，所述外延區域包裹所述第一半導體層和第二半導體層的堆疊件。

4.根據權利要求1所述的半導體器件，還包括設置在所述納米片結構的側壁上的間隔件，其中，所述鈍化層的所述第一部分在所述間隔件下方延伸。

5.根據權利要求1所述的半導體器件，其中，所述鈍化層的所述第一部分在所述納米片結構與至少一個所述納米結構的溝道區域之間延伸。

6.根據權利要求1所述的半導體器件，其中，所述鈍化層的所述第二部分設置在所述納米結構的溝道區域與包裹所述納米結構的溝道區域的所述納米片結構的柵極介電層之間。

7.根據權利要求1所述的半導體器件，還包括淺溝槽隔離(STI)區域，其中，所述鈍化層的第三部分設置在所述淺溝槽隔離區域與所述襯底之間。

8.根據權利要求1所述的半導體器件，其中，所述鈍化層包括氮化物層、氟化物層、氯化物層或硫化物層。

9.一種半導體器件，包括：

第一場效應晶體管(FET)，包括：

第一鰭結構，設置在襯底上，

第一鈍化層，包裹所述鰭結構，和

第一導電類型的第一外延區域，設置在所述第一鈍化層上；以及

第二場效應晶體管包括：

第二鰭結構，與所述第一鰭結構相鄰地設置在所述襯底上，

第二鈍化層，包裹所述第二鰭結構，和

第二導電類型的第二外延區域，設置在所述第二鈍化層上，其中，所述第一導電類型和所述第二導電類型彼此不同。

10.一種用于制造半導體器件的方法，包括：

形成鰭結構，所述鰭結構具有以交替配置布置在襯底上的第一半導體層和第二半導體層的堆疊件；

在所述鰭結構和所述襯底上沉積鈍化層；

在所述鰭結構的第一部分上形成外延區域；

在所述鰭結構的第二部分中形成納米結構的溝道區域；以及

形成包裹所述納米結構的溝道區域的納米片(NS)結構。