[發(fā)明專利]一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202011274235.1
• 申請(qǐng)日: 2020-11-15
• 公開(kāi)（公告）號(hào): CN112329038B
• 公開(kāi)（公告）日: 2022-10-14
• 發(fā)明（設(shè)計(jì)）人: 高桂;何再生
• 申請(qǐng)（專利權(quán)）人: 珠海一微半導(dǎo)體股份有限公司
• 主分類號(hào): G06F21/60
• 分類號(hào): G06F21/60;G06F21/62;G06F15/78
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

本發(fā)明公開(kāi)一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)及芯片，該數(shù)據(jù)加密控制系統(tǒng)使用AHB總線讀取數(shù)據(jù)加密控制系統(tǒng)的加密數(shù)據(jù)和向數(shù)據(jù)加密控制系統(tǒng)傳輸密鑰，然后結(jié)合到EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器中，采用硬件電路的方式完成DES算法的加密傳輸，DES算法的每一數(shù)據(jù)傳輸步驟都在邏輯狀態(tài)控制器的調(diào)度下由對(duì)應(yīng)的硬件模塊完成，做到：邏輯狀態(tài)控制器內(nèi)部的端點(diǎn)寄存器控制傳輸方向、枚舉過(guò)程不執(zhí)行加解密操作、執(zhí)行加密之前檢驗(yàn)數(shù)據(jù)位寬的有效性，提高USB接口電路加解密的速度，保證數(shù)據(jù)加密控制系統(tǒng)收發(fā)信息內(nèi)容的安全性，使得系統(tǒng)面積與速度獲得最優(yōu)化，降低相關(guān)的硬件電路生產(chǎn)成本。

技術(shù)領(lǐng)域

本發(fā)明涉及USB數(shù)據(jù)處理的技術(shù)領(lǐng)域，具體涉及一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)及芯片。

背景技術(shù)

隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展，黑客襲擊事件逐年遞增，給用戶的數(shù)據(jù)安全造成很大的威脅。密碼技術(shù)是實(shí)現(xiàn)網(wǎng)絡(luò)信息安全的核心技術(shù)，是保護(hù)數(shù)據(jù)的重要工具。作為設(shè)備間傳輸數(shù)據(jù)的重要接口，USB接口的加密性應(yīng)較高，但實(shí)際上USB接口的加密性卻比較低。現(xiàn)有技術(shù)中對(duì)USB數(shù)據(jù)加密的方法有許多種，多為軟件加密或者外掛硬件加密，前者加密算法靈活保密性高，但耗時(shí)較長(zhǎng)復(fù)雜性較高，后者則會(huì)增加硬件成本。

發(fā)明內(nèi)容

針對(duì)這些情況，本發(fā)明設(shè)計(jì)了一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)及芯片，目的在于克服軟件加密和外掛硬件加密在復(fù)雜程度和成本上的缺陷；該數(shù)據(jù)加密控制系統(tǒng)將DES加密算法集成至SOC芯片中，通過(guò)硬件電路的方式對(duì)USB傳輸?shù)臄?shù)據(jù)進(jìn)行加密即可實(shí)時(shí)有效的完成USB數(shù)據(jù)的加解密過(guò)程，使該數(shù)據(jù)加密控制系統(tǒng)的面積與速度獲得最優(yōu)化，比目前其他DES硬件加密電路，更適合在普通USB接口數(shù)據(jù)加密場(chǎng)合上的產(chǎn)業(yè)化應(yīng)用。具體的技術(shù)方案如下：

一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)，該數(shù)據(jù)加密控制系統(tǒng)的外圍設(shè)置USB收發(fā)器，該數(shù)據(jù)加密控制系統(tǒng)的外圍還通過(guò)設(shè)置接口掛載在AHB總線上；該數(shù)據(jù)加密控制系統(tǒng)包括邏輯狀態(tài)控制器、EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器，EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器都與邏輯狀態(tài)控制器存在電性連接關(guān)系；EPSRAM存儲(chǔ)器與數(shù)據(jù)加解密模塊之間存在電性連接關(guān)系，USB串行接口控制器與數(shù)據(jù)加解密模塊之間存在電性連接關(guān)系；邏輯狀態(tài)控制器用于控制EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間進(jìn)行數(shù)據(jù)傳輸和加解密處理，其中，這些傳輸?shù)臄?shù)據(jù)是來(lái)源于USB收發(fā)器或AHB總線，邏輯狀態(tài)控制器內(nèi)部的端點(diǎn)寄存器用于控制來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)在EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間的傳輸方向；USB串行接口控制器，用于在邏輯狀態(tài)控制器的控制下進(jìn)行枚舉操作，再將枚舉獲得描述符信息不經(jīng)所述數(shù)據(jù)加解密模塊而直接寫入EPSRAM存儲(chǔ)器；邏輯狀態(tài)控制器，還用于在來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)輸入所述數(shù)據(jù)加解密模塊之前，進(jìn)行位填充操作，以使得輸入數(shù)據(jù)加解密模塊的數(shù)據(jù)滿足DES算法的密文的分組位寬或DES算法的明文的分組位寬要求；數(shù)據(jù)加解密模塊，數(shù)據(jù)加解密模塊是集成置換、異或運(yùn)算結(jié)構(gòu)以及迭代循環(huán)結(jié)構(gòu)的運(yùn)算邏輯電路，用于將DES算法硬件化處理，以實(shí)現(xiàn)來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)在加密后以密文的形式出現(xiàn)在EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間的通路上；其中，所述數(shù)據(jù)加解密模塊加密或解密所需的密鑰是由所述AHB總線直接傳輸進(jìn)入所述數(shù)據(jù)加解密模塊，且只由所述AHB總線傳輸提供。

與現(xiàn)有技術(shù)相比，本技術(shù)方案能夠?qū)崿F(xiàn)使用AHB總線讀取所述數(shù)據(jù)加密控制系統(tǒng)的加密數(shù)據(jù)和向所述數(shù)據(jù)加密控制系統(tǒng)傳輸密鑰，然后結(jié)合到EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器中，采用硬件電路的方式完成DES算法的加密傳輸，DES算法的每一數(shù)據(jù)傳輸步驟都在邏輯狀態(tài)控制器的調(diào)度下由對(duì)應(yīng)的硬件模塊完成，做到：邏輯狀態(tài)控制器內(nèi)部的端點(diǎn)寄存器控制傳輸方向、枚舉過(guò)程不執(zhí)行加解密操作、執(zhí)行加密之前檢驗(yàn)數(shù)據(jù)位寬的有效性，從而提高USB接口傳輸數(shù)據(jù)的速度和加解密的速度，提高所述數(shù)據(jù)加密控制系統(tǒng)傳輸?shù)男畔?nèi)容的安全性。使得系統(tǒng)面積與速度獲得最優(yōu)化，降低相關(guān)的硬件電路生產(chǎn)成本。