[發(fā)明專(zhuān)利]一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 202011274235.1
• 申請(qǐng)日: 2020-11-15
• 公開(kāi)（公告）號(hào): CN112329038B
• 公開(kāi)（公告）日: 2022-10-14
• 發(fā)明（設(shè)計(jì)）人: 高桂;何再生
• 申請(qǐng)（專(zhuān)利權(quán)）人: 珠海一微半導(dǎo)體股份有限公司
• 主分類(lèi)號(hào): G06F21/60
• 分類(lèi)號(hào): G06F21/60;G06F21/62;G06F15/78
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于USB接口的數(shù)據(jù)加密控制系統(tǒng)，其特征在于，該數(shù)據(jù)加密控制系統(tǒng)的外圍設(shè)置USB收發(fā)器，該數(shù)據(jù)加密控制系統(tǒng)的外圍還通過(guò)設(shè)置接口掛載在AHB總線上；

該數(shù)據(jù)加密控制系統(tǒng)包括邏輯狀態(tài)控制器、EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器，EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器都與邏輯狀態(tài)控制器電性連接；

EPSRAM存儲(chǔ)器與數(shù)據(jù)加解密模塊電性連接，USB串行接口控制器與數(shù)據(jù)加解密模塊電性連接；

邏輯狀態(tài)控制器用于控制EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間進(jìn)行數(shù)據(jù)傳輸和加解密處理，其中，這些傳輸?shù)臄?shù)據(jù)是來(lái)源于USB收發(fā)器或AHB總線，邏輯狀態(tài)控制器內(nèi)部的端點(diǎn)寄存器用于控制來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)在EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間的傳輸方向；

EPSRAM存儲(chǔ)器還與USB串行接口控制器電性連接，用于在邏輯狀態(tài)控制器的控制下進(jìn)行枚舉操作，再將枚舉獲得描述符信息不經(jīng)所述數(shù)據(jù)加解密模塊而直接寫(xiě)入EPSRAM存儲(chǔ)器；

邏輯狀態(tài)控制器，還用于在來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)輸入所述數(shù)據(jù)加解密模塊之前，進(jìn)行位填充操作，以使得輸入數(shù)據(jù)加解密模塊的數(shù)據(jù)滿(mǎn)足DES算法的密文的分組位寬或DES算法的明文的分組位寬要求；

數(shù)據(jù)加解密模塊是集成置換結(jié)構(gòu)、異或運(yùn)算結(jié)構(gòu)以及迭代循環(huán)結(jié)構(gòu)的運(yùn)算邏輯電路，用于將DES算法硬件化處理，以實(shí)現(xiàn)來(lái)源于USB收發(fā)器或AHB總線的數(shù)據(jù)在加密后以密文的形式出現(xiàn)在EPSRAM存儲(chǔ)器、數(shù)據(jù)加解密模塊和USB串行接口控制器之間的通路上；

其中，所述數(shù)據(jù)加解密模塊加密或解密所需的密鑰是由所述AHB總線直接傳輸進(jìn)入所述數(shù)據(jù)加解密模塊，且只由所述AHB總線傳輸提供。

2.根據(jù)權(quán)利要求1所述數(shù)據(jù)加密控制系統(tǒng)，其特征在于，所述EPSRAM存儲(chǔ)器包括發(fā)送數(shù)據(jù)緩沖區(qū)和接收數(shù)據(jù)緩沖區(qū)；所述數(shù)據(jù)加解密模塊用于對(duì)輸入的數(shù)據(jù)執(zhí)行加密操作或解密操作；其中，發(fā)送數(shù)據(jù)緩沖區(qū)支持復(fù)用為接收數(shù)據(jù)緩沖區(qū)；

當(dāng)AHB總線將第一數(shù)據(jù)發(fā)送到發(fā)送數(shù)據(jù)緩沖區(qū)時(shí)，根據(jù)邏輯狀態(tài)控制器產(chǎn)生的加解密控制信號(hào)以及端點(diǎn)寄存器配置的端點(diǎn)信息，邏輯狀態(tài)控制器控制發(fā)送數(shù)據(jù)緩沖區(qū)內(nèi)的第一數(shù)據(jù)傳輸給所述數(shù)據(jù)加解密模塊，再經(jīng)過(guò)所述數(shù)據(jù)加解密模塊解密或加密后傳輸給USB串行接口控制器，然后傳輸?shù)経SB收發(fā)器；其中，所述第一數(shù)據(jù)是明文數(shù)據(jù)或密文數(shù)據(jù)；

當(dāng)USB串行接口控制器通過(guò)USB收發(fā)器接收到第二數(shù)據(jù)時(shí)，根據(jù)邏輯狀態(tài)控制器產(chǎn)生的加解密控制信號(hào)以及端點(diǎn)寄存器配置的端點(diǎn)信息，邏輯狀態(tài)控制器控制USB串行接口控制器將第二數(shù)據(jù)傳輸?shù)剿鰯?shù)據(jù)加解密模塊，再經(jīng)過(guò)所述數(shù)據(jù)加解密模塊加密或解密后傳輸給接收數(shù)據(jù)緩沖區(qū)，然后控制AHB總線讀取接收數(shù)據(jù)緩沖區(qū)內(nèi)的第二數(shù)據(jù)；其中，所述第二數(shù)據(jù)是明文數(shù)據(jù)或密文數(shù)據(jù)。

3.根據(jù)權(quán)利要求2所述數(shù)據(jù)加密控制系統(tǒng)，其特征在于，所述EPSRAM存儲(chǔ)器和所述數(shù)據(jù)加解密模塊之間連接有第二緩沖存儲(chǔ)器，所述數(shù)據(jù)加解密模塊和所述USB串行接口控制器之間連接有第一緩沖存儲(chǔ)器；

當(dāng)所述第一數(shù)據(jù)由所述發(fā)送數(shù)據(jù)緩沖區(qū)傳輸?shù)降诙彌_存儲(chǔ)器時(shí)，第二緩沖存儲(chǔ)器用于緩存填滿(mǎn)第一數(shù)據(jù)，再將其發(fā)送給所述數(shù)據(jù)加解密模塊；第一緩沖存儲(chǔ)器，用于緩存填滿(mǎn)經(jīng)過(guò)所述數(shù)據(jù)加解密模塊加密或解密的第一數(shù)據(jù)，再將加密后或解密后的第一數(shù)據(jù)傳輸給所述USB串行接口控制器；

當(dāng)所述第二數(shù)據(jù)由所述USB串行接口控制器傳輸?shù)降谝痪彌_存儲(chǔ)器時(shí)，第一緩沖存儲(chǔ)器用于緩存填滿(mǎn)第二數(shù)據(jù)，再將其發(fā)送給所述數(shù)據(jù)加解密模塊；第二緩沖存儲(chǔ)器，用于緩存填滿(mǎn)經(jīng)過(guò)所述數(shù)據(jù)加解密模塊加密或解密的第二數(shù)據(jù)，再將加密后或解密后的第二數(shù)據(jù)傳輸給所述接收數(shù)據(jù)緩沖區(qū)；

其中，所述密鑰不傳輸過(guò)第一緩沖存儲(chǔ)器、第二緩沖存儲(chǔ)器、所述EPSRAM存儲(chǔ)器和所述USB串行接口控制器。